并行接口芯片825西华大学.PPTVIP

微机原理及应用主讲：郑海春 第8章 并行接口芯片8255 8.1 可编程并行I/O接口芯片8255A的结构 8.2 8255A的工作方式选择 8.3 方式0的功能 8.4 方式1的功能 8.5 方式2的功能 8.6 8255A应用举例 8.1 可编程并行I/O接口芯片8255A的结构 第8章 并行接口芯片8255 8.1 可编程并行I/O接口芯片8255A的结构 8.2 8255A的工作方式选择 8.3 方式0的功能 8.4 方式1的功能 8.5 方式2的功能 8.6 8255A应用举例 8.2 8255A的工作方式选择 （1）工作方式控制字 （2）端口C置位/复位控制字 第8章 并行接口芯片8255 8.1 可编程并行I/O接口芯片8255A的结构 8.2 8255A的工作方式选择 8.3 方式0的功能 8.4 方式1的功能 8.5 方式2的功能 8.6 8255A应用举例 8.3 方式0的功能 第8章 并行接口芯片8255 8.1 可编程并行I/O接口芯片8255A的结构 8.2 8255A的工作方式选择 8.3 方式0的功能 8.4 方式1的功能 8.5 方式2的功能 8.6 8255A应用举例 8.4 方式1的功能 第8章 并行接口芯片8255 8.1 可编程并行I/O接口芯片8255A的结构 8.2 8255A的工作方式选择 8.3 方式0的功能 8.4 方式1的功能 8.5 方式2的功能 8.6 8255A应用举例 8.5 方式2的功能 方式1的输入时序图 说明：STB和IBF是一对用于和外设联络的信号，INTR是用于向CPU发出中断请求的信号。此外，还有决定INTR能否发出的中断允许INTE信号（此信号是不与端口C的实际引脚有联系的内部信号）。 总结：STB选通信号，由外部输入，低电平有效。它有效时，将外部输入的数据锁存到所选端口的输入锁存器中。 IBF输入缓冲器满信号。8255A向外部输出，高电平有效。当其有效时，表示数据已输入至输入锁存器，它由STB信号置位，而RD信号的上升沿使其复位。 INTR中断请求信号，高电平有效。这是8255A给CPU输出的中断请求信号，以请求CPU服务。它是当STB为高电平、IBF为高电平和INTE（中断允许）为高电平时被置为高，而由RD信号的下降沿清除。 INTEA端口A中断允许信号，可由用户通过对PC4的按位置位/复位来控制（PC4=1，允许中断）。而INTEB由PC2的置位/复位控制。 方式1输出：CPU － 外设 过程：-ACK=0, 外设从8255A取走数据，-OBF↑, 输出锁存器空，INTR ↑, 向CPU申请，望CPU再输出下一数据; CPU响应中断后, -WR↓, CPU写数据到8255A,-WR=0，INTR ↓, 撤消中断，-WR ↑使-OBF复位↓，向外设表明8255有新数据。 方式1的输出时序图 方式1 —示例 已知条件: A口地址:300H B口地址:301H C口地址:302H 控制口地址:303H PA0 PA7 . . . Vcc . . . . . . PB0 PB7 . . . Vcc . . . . . . CS D0~D7 数据总线 D0~D7 RD WR A0 A1 RESET 地址总线 A0~A15 时钟发生 器RESET RD WR 8255A PC4 PC2 PA: 方式1，输入; PB: 方式1，输出 Proceeding：-STB , -ACK input from a pulse, then test PC5 (IBF) and test PC1 (-OBF) START: MOV AL, 0B4H; 1011 0100B MOV DX, 303H OUT DX, AL ;write mode CW LP1: MOV DX, 302H IN AL, DX TEST AL, ;test PC5 (IBF) JZ LP1 MOV DX, 300H IN AL, DX ; read Port A (switch status) LP2: MOV DX, 302H IN AL, DX TEST AL, ;test PC1 (-OBF) JZ LP2 MOV DX,301H OUT DX, AL ；port B output