基于AMBAAHB总线SDRAM控制器设计.doc

基于AMBAAHB总线SDRAM控制器设计 　　摘 要： 为了在嵌入式系统设计中实现对SDRAM存储器的访问，提出了一种基于AMBA?AHB总线规范的SDRAM控制器设计方案。首先简要介绍了AMBA总线规范，然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM控制器的实现原理以及详细的子模块划分。整个控制器的设计已用Verilog HDL语言实现并通过了Modelsim仿真和FPGA验证。仿真结果表明所设计的控制器符合SDRAM内部指令操作，并且满足了严格的时序要求。 　　关键词： AMBA总线； SDRAM控制器； FPGA； Modelsim仿真 　　中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2013）19?0083?03 　　0 引 言 　　随着大规模集成电路和高速、低功耗、高密度存储技术的发展[1]，SDRAM动态存储器因容量大、速度快、价格低廉等优点，现已成为PC内存的主流。然而SDRAM存储器内部控制逻辑十分复杂，时序要求也非常严格[2]，因此需要设计专门的SDRAM控制器来实现系统对SDRAM的访问。 　　存储控制器是嵌入式微处理器中AMBA?AHB总线与片外存储设备之间的接口，完成总线主设备（CPU或DMA）与片外存储设备（SDRAM或SRAM）的数据传输，其功能与性能决定着嵌入式微处理器所支持的外部存储器的类型以及外部存储器的访问速度，进而决定着整个嵌入式系统的处理速度[3]。AMBA总线规范成为嵌入了式微处理器内片上总线的标准[4]，设计基于AMBA总线标准，支持嵌入式系统常用存储器类型的存储控制器IP具有非常大的现实意义。 　　1 AMBA总线简介 　　典型的基于AMBA总线的微控制器架构如图1所示[5]。 　　它包含一个作为系统骨架的AHB（Advanced High?Performance Bus）或ASB总线，可实现CPU或DMA模块与片外存储器之间的大量数据通信，以获得大的带宽。另外，在这条高性能总线上还有一个桥接器以连接低带宽的APB，而在APB上连接着大多数的系统外设。用户可以各自独立设计基于这个规范的微处理器以及外围IP，提高了系统的开发效率及模块的可重用型[6]。 　　其中，AHB总线是一种支持多总线主机的高性能总线，用于高性能、高时钟频率的系统，它保证了处理器与片外存储器的有效连接。一个完整的AHB传输过程可以分为地址传输阶段和数据传输阶段，地???传输阶段传输地址和控制信号，而数据传输阶段传输的是读写数据和响应信号。AHB总线支持流水线传输，也就是说在前一个数据传输阶段可以同时进行下一个地址传输阶段，前后不同的传输阶段可以重叠起来以提高系统的数据处理速度。 　　2 SDRAM工作原理 　　SDRAM是一种高速高容量同步动态存储器，相比于SRAM等静态存储器具有容量大、速度快、价格低廉等优点，成为图像处理中常用的数据存储器[7]。但因SDRAM存储结构的特殊性，需要对SDRAM不断进行预充电、刷新等操作以保持数据不丢失。SDRAM内部的操作是通过总线命令实现的，命令由RASN、CASN和WEN信号联合产生，如表1所示（H表示高电平，L表示低电平）。 　　SDRAM上电后必须按一种确定的方式初始化。在上电稳定后100 μs时间内存储器不接受除NOP以外的任何命令。当100 μs过后，通过控制器向SDRAM所有bank发出预充电（Precharge）命令[8]，使SDRAM所有bank进入待机状态。之后，要对SDRAM连续执行两个自动刷新操作，使SDRAM芯片内部的刷新及计数器进入正常运行状态。两个刷新周期完毕之后，开始对SDRAM的模式寄存器（Mode Register）进行操作，模式寄存器用来决定SDRAM将以何种工作模式工作。整个初始化过程如图2所示。 　　3 SDRAM控制器与AMBA?AHB总线的关系 　　本设计基于AMBA?AHB总线的slave模块，SDRAM控制器处在片内AHB总线与片外存储设备之间，作为一个从机挂在AHB总线上。它一边需要通过AHB总线接口模块与AHB总线通信，因此必须符合AHB总线标准；另一边又需要给外部存储设备提供控制信号，以实现对外部存储设备的读写操作。控制器接收来自总线主设备的符合AMBA?AHB总线规范的数据传输请求，产生正确的读写控制信号给SDRAM存储器，以完成总线的数据传输请求。 　　AMBA 2.0总线为嵌入式微控制器定义了一套片上总线标准，因此本设计是独立设计的基于该规范的外围IP[9]。 　　4 SDRAM控制器系统设计架构 　　SDRAM控制器与AHB总线接口在整个系统中的连接关系如图3所示。 　　4.1 AHB?slave总线接口电路 　　A