浅析闪速存储器接口类型与应用.docVIP

浅析闪速存储器接口类型与应用 　　【摘要】本文主要对闪速存储器（闪存）的接口类型和应用进行浅析。通过对闪速存储器的NOR型和NAND型所涉及到的各种接口分类、接口应用的时序和传输方式的比较，进一步的阐明了闪速存储器接口的特性和应用的趋势。 　　【关键词】闪速存储器；接口；闪存；NOR型；NAND型 　　1.前言 　　闪速存储器（Flash Memory），也称闪存，是存储类元器件的一种。它具有EEPROM（Electrically Erasable Programmable Read-Only Memory电可擦写可编程只读存储器）、RAM（Random Access Memory 随机存储器）和ROM（Read-Only Memory只读存储器）的一些优势：存储容量较高、可更新存储数据以及非挥发性。闪存主要被用来存放系统的启动程序和数据资料，在各种嵌入式平台及系统中起着重要的作用。闪存的存储单元的架构主要分为NOR（或非）型和NAND（与非）型。NOR型的存储单元分别连接在字线和位线上，如图（1），单元结构较为独立，但不利于生产制程的缩减，容量一般不太大。NAND型存储单元为串列相连，如图（2），单元结构比较紧密，易于生产制程的缩减，通常容量可以做的比较大。由于存储单元结构上的本质差异，也造成了存储接口上的差异和性能的不同。当然，随着系统应用和存储要求的不同，闪速存存储器的接口也随之而改变。下面以目前市场应用中所出现的几种类型的闪存接口来做进一步讨论。 　　2.闪存接口的类型 　　2.1 数据地址并行接口（ADP：Address Data Parallel） 　　NOR型闪存的并行接口，逻辑示意图如图（3）。有独立的数据线和地址线以及控制线，易于随机读取，一般被视为存储系统指令和启动程序的最佳选择。系统可以快速随机的读取并代码执行芯片内执行（XIP：eXecute In Place）而无需将代码下载至RAM中执行。在系统应用前，需要先根据CPU的工作模式，如Byte模式或Word模式来一一对应闪存的控制引脚以及地址和数据接口总线。以16Mbit容量的为例，Byte#置低时，为x8的Byte模式；Byte#置高时，为x16的Word模式。在Byte模式下，Q15/A-1用作21位字节地址总线的最低位A-1。地址总线为A-1—A19，数据总线为Q0-Q7（Q8-Q14不使用，处于高阻状态）；在Word模式下，Q15/A-1用作16位数据总线的最高位Q15，???址总线为A0-A19，数据总线为Q0-Q15。在异步数据读取的模式中，每次数据大致输出需要等待70ns左右；在Page页模式中读取，由于在同一页内，地址自动累加，所以数据输出只需要25ns左右；在使用同步Burst突发模式时，通过时钟频率的控制，数据输出则可以达到8ns左右。当然就半导体的特性而言，其输出时间的大小还会受到工作电压、生产工艺和温度等因素的影响。 　　并行接口闪存的容量，也就是内部的寻址空间，会随着地址数量的增加而增加，寻址空间=2N，N就是地址线的数量。以Word模式为例，4Mbit需要A0-A17的18根地址线；8Mbit需要A0-A18的19根地址线；16Mbit需要A0-A19的20根地址线，以此类推。所以NOR型闪存的并行接口的产品较适合1Gbit以下的相对较小容量的启动程序的随机读取和参数存放。 　　NOR型并行接口的闪存一般支持CFI （Common Flash Interface通用闪存接口）的JEDEC JESD68这个协议规范，将各种参数、指令等信息标准化。不仅便于系统通过软件统一操作，而且方便快速的区分和兼容使用各个厂商的同类产品。 　　2.2 数据地址复用型 　　2.2.1 NAND输入输出（I/O）复用型 　　NAND型的闪存接口是地址和数据的输入输出I/O复用的，逻辑示意图如图（4）。NAND型闪存的容量较大，被用来存放操作系统和大量的数据资料。 　　NAND型闪存在读取应用时，通常先将数据读到Page页的缓冲区内，再由I/O接口输入地址在缓冲区内寻址。所以输入地址数据包含Column列地址（页面中的起始操作地址）、相应的Page页面地址和Block块地址，传送至少需要占用三个地址周期。随着容量的增大，地址数据也随之增加，会需要占用更多的时钟周期来传输。以X8模式为例，通过I/O复用接口总线，每次传输8位地址数据。按公式来算，每次8位地址数据只能寻址到256个page页的大小。因此NAND型闪存的容量越大，需要传送的地址周期越多，相对的寻址时间也就越长。如256Mbit容量的，需要3个地址周期传送，到512Mbit和1Gbit的需要4个地址周期，依次类推。由于NAND型存储单元架构的串列特性，NAND型闪存的随机读取速度较慢，