锁存器及触发器.pptVIP

74HC/HCT373的功能表 工作模式 输 入 内部锁存器 状 态 输 出 LE Dn Qn 使能和 读锁存器（传送模式） L H L L L L H H H H 锁存和 读锁存器 L L L* L L L L H* H H 禁止输出 H × × × 高阻 H × × × 高阻 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 D锁存器74LS273 在数码显示电路中的应用 D4 D5 D6 D7 D3 D2 D1 D0 CLK Q4 Q5 Q6 Q7 Q3 Q2 Q1 Q0 GND 74LS 273 CLR VCC 8D锁存器 计算机 CPU 微 机 D4 D5 D6 D7 D3 D2 D1 D0 e f g h d c b a COM LED +5V 显示器 7位—0111 1111 00H--- 7FH 应用案例 小结：D 锁存器特点 具有0 和1两个稳态， 在使能（时钟）信号无效时，能保持在稳态， 在使能（时钟）有效时，能存储一位二进制码。 锁存器使能（时钟）信号是采用电平控制 在时钟信号的有效电平期间都可改变输出状态 时钟CLK;CP 1. 根据电路结构形式的不同分为： 基本RS触发器、同步RS触发器、主从触发器、 维持阻塞触发器、CMOS边沿触发器。 根据逻辑功能的不同分为： RS触发器、 JK触发器、 T触发器、 D触发器。 根据存储数据的原理不同分为: 静态触发器和动态触发器。 触发器的分类： 作 业 P248：5.4 5.5 数 字 电 路 数字电路 按电路结构和工作原理分类： 组合电路 时序电路 第4章 第5章，第6章 由门电路组成，无反馈； 输出仅由当时的输入决定与以前的输出无关， 无记忆功能； 5 教 学 重 点 1. 理解双稳态电路、锁存器、触发器的特点 2.熟练掌握常用触发器的逻辑功能和触发时刻（SR、JK、D、T 触发器） 锁存器和触发器 【研究课题】开关存在“抖动（bounce）问题”， 如何解决？ 【驱动任务】同学们能否研究出开关的防抖电路呢？ 时序电路的提出（工程背景）： 1.数字系统需要记忆、存储功能 2.数字系统需要在规定的时刻动作 时序电路 时序电路的特点： 1.具有记忆存储功能 （输出不仅与当时输入有关，还与以前的输出有关） 2. 在规定的时刻动作 （在一定时刻，输入信号才起作用） 时序电路的基本单元电路：是锁存器、触发器 问题1： 输出的高低电平随着输入进行改变， 不具备记忆功能。 触发器：能够存储1位二值信号的基本单元电路。 触发器必须具备的两个基本特点： 具有两个能自行保持的稳定状态， 用来表示逻辑状态或二进制数的 0 和 1 。 2. 根据不同的输入信号可以置成 1 或 0 状态。 双稳态存储单元电路 有两种稳定状态（Q=0，Q=1） 通电后随机进入其中一种， 并长期保存不变。 所以电路可存储1位二进制数 反馈 2. 电路结构 无输入端，有两个互补输出端 Q端的状态定义为输出状态。 由两个非门交叉耦合形成反馈 1. 双稳态电路的概念 3. 双稳态电路的问题 无输入控制， 不能按要求储存信号。 添加输入控制端。 解决的办法： 锁存器 思考：怎样添加输入端？ 思考：怎样解决？ 5.2 SR 锁 存 器 在双稳电路上增加输入端，可控制存储内容。 将非门换成或非门（与非门），构成锁存器 置0端 置1端 1. 基本SR锁存器 逻辑表达式： 锁存输入信号是 1 有效 工作原理: 若初态 Q n = 1 0 0 1 若初态 Q n = 0 0 0 0 0 1 0 1 无论初态Q n为0或1，次态都为1。 信号消失后仍不变 0 1 若初态 Q n = 1 1 若初态 Q n = 0 0 1 0 R=0、S=1 Qn=1, S有效，R无效，输出置1 由于或非门逻辑功能是“见1为0，全0为1” 1 0 1 0 无论Q n为0或1，次态都为0， 信号消失后仍不变 1 0 若初态 Q n = 1 1 1 0 若初态 Q n = 0 1 0 0 0 1 R=1 、 S=0 Qn=0, R有效，S无效，输出置0 1 1 0 0 S=1 、 R=1 无论初态Q n为0或1，触发器 、 的次态都为0 。 S、R同时有效，不允许 约束条件: SR = 0 当S、R 同时消失回0时，两个或非门的延迟时间无法确定，故输出的稳定状态不能确定。 破坏了输出互补的逻辑状态 故不允许S=R=1 工作波形 S、R锁存器的保持和置1、置0功能， 是一个存储单元应具备的最基本功能 用与非门构成的基本