第一章 CPLD与FPGA.pptVIP

CPLD和verilogHDL编程技术 上节复习 CPLD CPLD是“复杂可编程逻辑器件”的缩写。 它可以完成任何数字器件的功能，上至高性能的CPU，下至简单的74系列数字电路。 它就象一堆积木，可以通过传统的原理图输入法或硬件描述语言自由的设计一个数字系统。 通过软件仿真，可以事先验证设计的正确性。 用CPLD开发电路，设计周期智短，费用低，可靠性好。 verilogHDL 硬件描述语言HDL（Hardware Description Language）是一种用形式化方法描述数字电路和系统的语言。 用其来编写设计文件，建立电路系统仿真模型，利用计算机和EDA工具，对用硬件描述语言建模的数字逻辑进行仿真，然后再综合，以生成符合要求且在电路结构上可以实现的数字逻辑网表，根据网表和某种工艺的器件，自动生成具体电路，然后生成该工艺条件下这种具体电路的延时模型，仿真验证无误后，写入CPLD器件中。 第一章 CPLD与FPGA概述 PLD（Programmable Logic Device） 可编程逻辑器件，数字集成电路的半成品 其芯片上按一定排列方式集成了大量的门和触发器，用户按设计要求将这些片内元件连接起来（编程），使之完成某个系统功能，成为一个可在实际电子系统中使用的专用集成电路。 CPLD （Complex Programmable Logic Device）和FPGA（Field Programmble Gate Array）是目前最广泛应用的 可编程逻辑器件的发展及特点 ASIC是专门为某一应用领域或为专门用户需要而设计制造的LSI或VLSI电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统（SOC）。 ASIC分为全定制和半定制两类。 可编程逻辑器件的发展及特点 可编程逻辑器件是ASIC的一个重要分支 它是厂家作为一种通用型器件生产的半定制电路，用户可以利用软、硬件开发工具对器件进行设计和编程，使之实现所需要的逻辑功能。 它是用户可配置的逻辑器件，使用灵活，设计周期短，费用低，而且可可靠性好，承担风险小，因而很快得到普遍应用，发展迅速。 可编程逻辑器件的发展及特点 PLD，通过软件编程可以实现这些门电路不同的连接关系，从而使PLD对外完成不同的功能，并且这些门电路的连接关系可以不断地用软件来改变。 可编程逻辑器件的发展及特点 FPGA: SRAM 工艺；直接烧写程序掉电后程序丢失；理论上擦写 100 万次以上；一般使用需要外挂 EEPROM，可以达到几百万门电路。比如 ALTERA 公司的 APEX、FLEX、ACEX、STRATIX、CYCLONE 系列。 可编程逻辑器件的发展及特点 CPLD EPPROM 或 FLASH 工艺；直接烧写程序调电后程序不会消失；一般可以擦写几百次，并且一般宏单元在 512 以下。比如 ALTERA 的MAX3000/5000/7000/9000和 CLASSIC 系列 CPLD/FPGA的基本工作原理 基于乘积项结构 PLD 的逻辑实现原理 假设组合逻辑的输出(AND3 的输出)为 f，则 f=(A+B)*C*(!D)=A*C*!D + B*C*!D ( 我们以!D 表示 D 的“非”) CPLD/FPGA的基本工作原理 f= f1 + f2 = (A*C*!D) +(B*C*!D) 这样组合逻辑就实现了。 CPLD/FPGA的基本工作原理 4 输入与门的例子 CPLD/FPGA的基本工作原理 查找表结构的FPGA逻辑实现方式 CPLD/FPGA的基本工作原理 可编程逻辑器件的开发 指利用开发系统的软件和硬件对PLD进行设计和编程的过程 开发系统的软件是指PLD专用的硬件描述语言和相应的开发软件。 硬件描述语言最有代表性的是VerilogHDL、VHDL和ABEL HDL等。 开发软件有MAX+PLUSII、QuartusII和ISE WebPACK 可编程逻辑器件的开发 开发系统的硬件部分包括计算机和编程器。 编程器是对PLD进行写入和擦除的专用装置，现在大多数CPLD器件采用了ISP技术，编程时不用编程器，只需要通过计算机接口和编程电缆，直接在目标板上进行编程。 可编程逻辑器件的开发 一、可编程逻辑器件的设计过程 可编程逻辑器件的开发 “自顶向下”的设计方法 首先进行顶层功能框图划分和结构设计，然后再逐级设计低层结构。 描述系统总功能的模块放在最上层称为顶层设计，描述系统某一部分功能的模块放在下层，称为底层设计。 自顶向下的设计方法使整个系统设计变得简洁和方便，并且有利于提高设计的成功率。 * 设计准备 设计输入 逻辑仿真 器件编程 修改设计 器件选择与编译