数字电路复习大纲.pptVIP

2009年数字电路复习题纲 一、公式法化简 二、卡诺图化简 三、波形图写真值表、表达式 四、电路图写逻辑表达式 五、求扇出系数 六、已知ROM点阵写表达式、已知逻辑表达式画ROM点阵 七、存储器扩展 八、已知器件、电路。给输入波形画输出波形；分析电路 功能、参数。 九、设计组合逻辑电路、时序逻辑电路 十、AD、DA电路计算 例1.7 用卡诺图简化下列逻辑函数，并写成最简与或式和或与式 还有另一种圈法，此种圈法圈数少，变量少，比上一种简单 例2.1 如图2.3.15所示电路，已知TTL与非门的参数为IOH＝0.5mA，IOL＝8mA，IIL＝－0.4mA，iIH＝40μA，问可以驱动多少个同类逻辑门？ 由真值表可知，当输入变量A、B取值相同时，输出Y＝1； A、B取值不同时，输出Y＝0。故输出和输入是同或关系。其逻辑函数式为 3.“线与”的实现 其工作原理为： 输出端逻辑式为 例3.3.4 电路如图3.3.43所示。试分析其逻辑功能 *由于任何组合逻辑函数都可以写成最小项之和的形式，因此任何组合逻辑函数都可以通过向ROM中写入相应的数据来实现。 解：首先将所给的逻辑函数展成最小项之和的形式。 其连线图如图7.5.1所示 图7.4.1是用8片1024×1的RAM构成1024×8的RAM接线图。 图7.4.4为由4片2114构成的4096×4位RAM的电路连线图。 10.5.4 用555定时器接成的多谐振荡器 对应的波形如图10.5.8所示 例5.4.4电路如图5.4.10所示，触发器为主从型JK触发器，设其初态为0。试画出电路在CLK信号的作用下，Q、 P1、P2的波形。 * * 解：F的卡诺图如表1.4.20所示 则最简与或式为 简化后的逻辑函数为 解：设输出为高电平时，可以带N1个同类逻辑门，则 2N1IIH≤IOH 设输出为低电平时，可以带N2个逻辑们，则 N2IIL≤IOL 故取N＝12 例2.5.7 已知逻辑函数Y的输出波形如图2.5.6所示，试分析其逻辑功能。 解：由所给的波形写出输入输出的真值表，如表2.5.7所示 Y B A 1 1 1 0 0 1 0 1 0 1 0 0 输出 输入 表2.5.7 普通的CMOS逻辑门输出端不能并联使用，但OD门可以将输出端直接相接，即实现线与逻辑，其电路如图3.3.27所示 图3.3.27 线与逻辑电路的接法 图3.3.27 线与逻辑电路的接法 当Y1、 Y2有一个为低电平时，则为低电平；只有Y1、 Y2同时为高电平，两个输出管同时截止，输出为高电平，Y和Y1、 Y2为与的关系 故OD门的线与实现了与或非的逻辑功能。 解：当EN?＝1时，传输门截止，输出为Y＝Z（高阻态）当EN?＝0时，传输门开启，CMOS反相器的输出通过传输门到达输出，使得Y＝A?，故为三态输出的反相器。 *用具有n位输入地址、m位数据输出的ROM可以获得不大于m个任何形式的n变量组合逻辑函数。这也适合RAM。 7.5 用存储器实现组合逻辑函数 例7.5.1 试用ROM产生下列一组组合逻辑函数 由于要实现的是4个逻辑函数，且逻辑函数为4变量的，所以需要4位地址输入和4位数据输出，故选16×4的ROM实现。 7.5 用存储器实现组合逻辑函数 7.5 用存储器实现组合逻辑函数 图7.5.1 7.4.1 位扩展方式 图7.4.1 7.4.2 字扩展方式 在数字系统中，经常出现干扰信号，使得信号波形变差，这样可通过施密特触发器整型获得比较理想的波形。 其构成电路如图10.5.7所示 图10.5.7 电路的振荡周期为 图10.5.7 10.5.4 用555定时器接成的多谐振荡器 图10.5.8 解：其输出波形如图5.4.10所示 5.4 脉冲触发的触发器