阻抗基礎培訓.ppt

* 品質政策:技朮持續創新 品質精益求精 交期及時准確 服務專業誠信 * 元茂電子(昆山)有限公司 阻抗基礎知識 日期:2003-12 目 錄 一、??? 前言 ? 二、??? 何謂特性阻抗？ ? 三、??? 為何需要控制特性阻抗？ ? 四、??? 阻抗之設計 ? 五、??? 印刷電路板製程中如何控制特性阻抗 六、? 阻抗的試算 一、前言： 隨著科技之發展，尤其在積體電路(IC)材料之進步，使運算速度有顯著之提昇，促使積體電路走向小體積、高密度、單一零件；這些導致今日及未來印刷電路板走向必須配合高頻嚮應(High clock freguency)及高速率數位電路，也就是必須控制阻抗，讓電路低失真、低干擾、低噪音亦清除電磁干擾EMI，產生良好品質之印刷電路板。 一、 何謂特性阻抗？ 一般導線中所傳導者為直流電流(OC)時，所受到的阻力稱為電阻(單位為歐姆；ohm)，隨著高頻、高速率數位交流電路傳輸之增加，就非單純考慮一般電阻，必需考慮電阻抗、電容抗、電感抗；綜合稱之為特性阻抗(Z)單位亦為歐姆(ohm)，對印刷電路板而言，是指在某一高頻之下，某一線路層對一相關層，通常相關是指最接近之接地層，總合之阻抗，簡言之亦即評估線路之均勻性，介電層厚度之均勻性及材料介電常數。 何謂特性阻抗 1. 影響阻抗之主要因素: 印刷電路板對阻抗之要求,不外乎要求控制線路寬度,厚度及相關之絕緣層厚度,欲控制之層數愈多,則難度愈高,主要影響阻抗因素如下: A. 線寬:與阻抗值成反比,線寬↓,阻抗值↑,線寬↑,阻抗值↓ B. 疊構(壓合厚度): 與阻抗值成正比,厚度↑,阻抗值↑,線寬↓,阻抗值↓ C. 介電介數(Er值): 與阻抗值成反比,介電↓,阻抗值↑,介電↑,阻抗值↓ *解決電磁干擾(EMI)問題之流程圖 開 始 電磁干擾的問題相關資料 一些工作環境的參數 防制之限制 需求之規格 461, FCC, VDE 決 定 出 電 磁 相 容 的 工 作 環 境 共用接地之干擾 電磁場對導線之影響 導線對導線之干擾 電力線對電源供應電路之干擾 阻抗匹配頻率之影響 細線、多層、薄板 解決方式 1,2,3…… 解決方式 1,2,3…… 解決方式 1,2,3…… 解決方式 1,2,3…… 解決方式 1,2,3…… 解決方式 1,2,3…… 電尋求解決之道 滿足需求規格 雜訊和干擾之總量 SIMULATION EMULATION 條列出對應之對策 STAR TO LAYOUT 三、為何需要控制特性阻抗？ (1)? 電腦在操作時，驅動元件(Driver)所發出的訊號，將通過PCB傳 輸線到達接受元件(Receiver)。該方波訊號在多層板的訊號線中傳播時，其“特性阻抗”值必須要與頭尾元件“電子阻抗”能夠匹配，訊號中的“能量”才會得到完整的傳輸。 (2)一旦多層板線路品質不良，等特性阻抗值超出公差時，所傳訊號的能量將出現反射(Reflection)、散失(dissipation)、衰減(Attenuation)或延誤(Delay)等劣化現象，嚴重時甚至出現訊號之當機情形。 當A元件經由板面線路向B發出訊號，若該訊號線的線寬不均，造成特性阻抗值上起伏變化時，則訊號的部份能量會反回Ａ中去。 為何需要控制特性阻抗 (3)唯有對PCB板材與製程加強管理，多層板上的Ｚo方能符合客戶所要求允收規格。由於元件的電子阻抗愈高時，其傳輸速率才會愈快，因而PCB的特性阻抗值也要隨之提高，方能達到匹配元件的要求。唯有在這種觀念下所生產的多層板，才算得上高速或高頻訊號所需求的良品。不再是電性O/S Test之所能比擬，不良品也幾乎無法重工。 Ａ B Transmitted Energy Reflected energy Incident energy Impedance Change 四、阻抗之設計 印刷電路板對阻抗之要求，不外乎要求控制線路之寬度、厚度及相關之絕緣層厚度。欲控制之層數越多，則難度越高；一般而言，對阻抗之設計，不外乎下列三種結構，任何阻抗均可由此衍生而來： (A)Microstrip 結構 線路 h w 絕緣底材 介電層 接地層 t 阻抗之設計 線寬 線高 介電層厚度 √D.C+1.41 0.8w+t Ln( ) OZ = 87 5.98*h H 377 × W DC 預測公式： W ：線路寬度　　　　　t ：線路厚度 ｈ：介電層厚度　　　 D.C：介電常數 此類結構通常用來預測外層線路相對內層接地層之阻抗。理論上阻 抗和介電常數、線路寬度、線路厚度成反比