北工大2005~2006学年第二学期《数字逻辑》考试试题(A卷).pptVIP

* 北京工业大学计算机学院 2005~2006学年第二学期《数字逻辑》考试试题A卷 考试时间：2006年 月 日 时 分至 时 分（闭卷） 学号: 姓名： 成绩： _ 得分： 四 三 二 一 题号： 一. 填空题（每题2分，共26分） 1. 数制转换 3. 已知[x1]补[x2]补请写出： [x1+x2]补= ， x1+x2= 。 4. 已知十进制数36对应的BCD代码是0110 1001，它采用的编码规则是 。 5. 已知函数 依照对偶规则写出其对偶式： 2. 已知[x]反请写出： [x]原= ； [x]补= ；x= 。 6. 已知函数 ，写出该函数的最小项表达式和最大项表达式： 二. 简答题（每题6分，共24分） 1. 已知由与非门和或非门构成的RS锁存器电路分别如下，请分别给出各自的次态状态表和特性方程。（提示：注意约束项的使用。不需写条件等式） 1 0 10 11 01 00 2. 逻辑表达式 在什么条件下会出现险象？请用增加冗余项的方法消除险象。 1 0 10 11 01 00 ≥1 ≥1 3. 已知一个同步时序电路的原始状态表如下，请用隐含表的方法进行化简，并画出最简状态图。 4. 74LS139是由两个独立的2-4译码器组成的集成电路。根据下图写出电路的真值表。 Y(t+1)/z B/0 E/1 E B/0 E/1 D D/1 A/0 C E/1 A/0 B E/1 B/0 A 1 0 2Y3 2Y2 2Y1 2Y0 1Y3 1Y2 1Y1 1Y0 2A 2B 2G 1A 1B 1G 74LS139 1 X Y Z Y Z G S 三. 分析题（每题10分，共30分） 1. 按照下面给出的逻辑电路图进行电路分析（ D0=D01?D00，各触发器的初态为0） ，写出输入（激励）方程和状态转移表（或图），并说明其功能。 2. 下图中输入端Y3Y2Y1Y0是余3码，通过四位二进制加法器转换输出为另外一组代码。请分析此图中F3F2F1F0是何种代码？要求写出真值表，写出分析过程。 四位二进制数加法器 1 0 1 3. 已知74LS194的功能表和构成的电路如下，请写出上电清零后，电路在CLK控制下的状态转移表，并说明电路功能。 1 1 1 1 0 /CLR 1 1 0 0 ? S1 1 0 1 0 ? S0 ↑ ↑ ↑ ↑ ? CLK 置数 左移QD?Lin 右移Rin?QA 保持 清零 功能 74LS194功能表： ≥1 0 1 1 四. 设计题（每题10分，共20分） 1. 用Verilog HDL描述一个带有负有效使能端的四选一多路选择器，当使能端无效时，多路选择器输出为0。要求写出真值表，逻辑表达式，列出程序清单。 2. 根据下面的功能表用Verilog HDL设计一位按余3码编码的二-十进制计数器。要求画出二进制状态表或状态图，列出程序清单。 （注意QD是高位） 功能表： 输出端 输入端 保持 0 QA QB QC QD ? 0 ? 1 1 *当计数器计为1100，且T=1时，RCO=1。 保持 * QA QB QC QD ? ? 0 1 1 余3码计数 * 加1 ↑ 1 1 1 1 并行置数 * A B C D ↑ ? ? 0 1 清零 0 0 0 0 0 ↑ ? ? ? 0 说明 RCO QA QB QC QD CP T P /LD /CLR