基于FPGA的SPWM型波形发生器的设计.docVIP

基于FPGA的自治型SPWM波形发生器的设计 正弦脉宽调制（SPWM）手艺在以电压源逆变电路为焦点的电力电子装配中有着普遍的应用,若何发生SPWM脉冲序列及其实现手段是PWM手艺的关头。操作模拟斗劲法,对三角载波与正弦调制波进行斗劲,即可发生SPWM脉冲;操作数字算法和按时逻辑,也可发生SPWM脉冲［5］。今朝已有多种微措置器芯片（如80C196MC、TMS320F240等）自己集成稀有字化PWM发生电路［3］。模拟体例简单直不美观,但与数字节制孀居口未便,难以知足复杂要求;数字体例结构矫捷,尤 正弦脉宽调制（SPWM）手艺在以电压源逆变电路为焦点的电力电子装配中有着普遍的应用,若何发生SPWM脉冲序列及其实现手段是PWM手艺的关头。操作模拟斗劲法,对三角载波与正弦调制波进行斗劲,即可发生SPWM脉冲;操作数字算法和按时逻辑,也可发生SPWM脉冲［5］。今朝已有多种微措置器芯片（如80C196MC、TMS320F240等）自己集成稀有字化PWM发生电路［3］。模??体例简单直不美观,但与数字节制孀居口未便,难以知足复杂要求;数字体例结构矫捷,尤其是微措置器内置了PWM发生器的,使用加倍便利。凡是状况下,微措置器经由过程按时刻断处事轨范发生SPWM脉冲,在每个载波周期必需进行间断措置,对措置速度要求较高,年夜而也限制了载波频率进一步的提高,同时微措置器的措置使命也加倍繁重。文献［1］指出,微措置器中不确定的间断响应会导致PWM脉冲的相位股栗。FPGA以其靠得住性高、功耗低、必威体育官网网址性强等特点,在电子产物设计中获得普遍的应用。文献［1］～［5］也阐述了FPGA或CPLD在PWM脉冲发生时刻的计较仍由微措置器来完成,现实上微措置器的使命仍然繁重。作者针对静止抵偿器（STATCOM）对SPWM脉冲发生器的特定要求,采用Altera公司的FLEX10K10芯片开发了一种专用SPWM波形发生器,微措置器只需在需要时改变逆变器PWM调制深度 即可,其余工作全由FPGA完成,年夜而年夜年夜减轻了CPU的承担。SPWM发生事理针对静止抵偿器的电路结构,要求SPWM发生器可以发出三相六路PWM脉冲旌旗灯号,脉冲宽度应按照微措置器输出的调制深度来调节。SPWM脉冲发生体例采用三角载波与正弦调制波斗劲的传统体例,可是三角载波、正弦调制波和斗劲逻辑等均采用基于FPGA的数字化体例来实现。该SPWM发生器的内部逻辑结构。总线接口逻辑单元首先级受来自微措置器的调制深度旌旗灯号并锁存,正弦调制波发生电路在同步旌旗灯号浸染下年夜正弦函数表篡夺尺度正弦旌旗灯号幅值,与调制深度 相乘,得出正弦调制旌旗灯号幅值。三角载波发生电路在同步旌旗灯号浸染下,经由过程可逆计数器,发出三角载波幅值。正弦调制波幅值与三角载波幅值进行斗劲,就可以发生出SPWM脉冲旌旗灯号。逻辑设计SPWM脉冲发生器由微措置器总线接口电路、三角载波发生电路、正弦调制波发生电路、正弦函数表和斗劲节制电路等逻辑功能模块组成。总线接口单元总线接口电路如图2所示的微措置孀居口电路部门。其中D0～D7为数据总线,芯片选择旌旗灯号为CS,写旌旗灯号为WR,总线地址选择旌旗灯号为A0～A2。微措置孀居口电路首要用于FPGA芯片领受来自微措置器的调制深度旌旗灯号 。三角载波发生器操作可逆计数器对系统时钟进行计数。计数器先执行加法,年夜0计数到255,再执行减法计数年夜255到0,年夜而实现三角载波。三角载波的峰峰值为255。正弦调制波发生器FPGA芯片只能综合一些简单的加、减、乘、除等算术逻辑,要其实现正弦函数的计较很是不经济,正弦调制波的发生经由过程查正弦函数表来完成。在FPGA芯片内部斥地一块ROM区域,将离散时刻正弦波幅值存入其中。在需要时,按摄影位与地址一一对应的关系年夜表中依次读出即可。因为FPGA芯片的硬件资阅暌剐限,若何有用的操作资本成为很是关头的一点。考虑到正弦的周期性与对称性,是以在ROM表中只需存正弦函数\frac{ }{2}周期的波形数据即可。在本设计中,一个正弦波周期内共采样2048个点,相位分辩率为0.176,而现实在ROM表中只需存512个采样点,这样年夜年夜削减了芯片硬件资本的耗损。正弦调制波幅值的调节PWM脉冲发生器必需按照正弦调制波幅值的巨细来调整PWM脉冲的宽度。在本设计中,因为三角载波峰值固定,正弦调制波幅值仅由调制深度抉择。FPGA芯片经由过程总线接口年夜微措置寡领受到调制深度 旌旗灯号,再操作乘法器对年夜正弦函数表中掏出的正弦幅值进行调制深度加权调整。设调制深度为,当前时刻正弦幅值为Sin_Data, 操作下式得出正弦调制波幅值Data为：Data＝（ ＊Sin_Data）/255取值规模［0～1］本设计采用双极性调制体例,而三角载波的取值规模