三种典型的半导体存储器芯片.pptVIP

总线上的内部存储器 1、一位SRAM原理 ③读/写原理 写：行、列地址选通该位， 写控制线为高电位(读控制线为低电位)，G3, G2管导通。数据线上的一位数据1(或0)，通过G2同相加至T2,通过G3反相加至T1,强使T2 的Q处为1 (或0) ，强使T1的Q处为0 (或1) 。即将一位数据写入该位存储器中。 读：行列地址选通该位，读控制线为高电位(写控制线为低电位) ，G1管导通。强迫T2 的Q处的电位1(或0)与一位数据线相通，该位数据出现在数据线上，即完成了该位存储器的读出。 ① 5位地址A0 ～ A4可表示32 个存储单元(0000～11111) 。 ② 5位列地址A0 ～ A4译码器, 可寻址32列; 6位行地址A5 ～ A10译码器 , 可寻址64行。 此矩阵有 32×64=2048个存储单元。 ③由6位行选线、 5位列选线 (11位地址线)可唯一选定2K×1位静态RAM矩阵中某一位存储单元。 记住： 211=2048 ； 地址范围为000H ～7FFH ④读/写原理 片选信号CS(低电位)选定该片： 行、列地址唯一选定某位存储单元； 读/写控制信号WR: 高电位读、低电位写。 3、用8片2K×1位静态RAM矩阵构成2K字节内存 ①每片2K×1位静态RAM 的组成，同上，且行、列地 址译码线并接，片选信号和 读/写控制信号也并接。 即各片相同行列的存储 单元(如1行31列单元)，除 数据线外，全部并接。 ②数据线：顺序分别接D0、 D1、 D2、 D3、 D4、 D5、D6 和 D7 。 如此，便构成了2KB 的矩阵存储体。 1、 EPROM芯片介绍 定义: EPROM是可以反复（通常多于100次）擦除 原来写入的内容，写入新信息的只读存储器。 使用:EPROM芯片上面有一小窗口，擦除时必须从 电路板上将芯片取下，揭掉小窗口上的不透明标签，借 助专用紫外线设备照射15～20分钟，全部内容为1(字节 为FFH)后，方可借助专用EPROM写入器，将程序或数据 写入(即编程)。编程后必须将不透明标签贴在小窗口上。 特点:它能多次改写，使用灵活，信息读出时间约为几百ns ,但成本较高。多用于产品研制。 2、Intel公司典型EPROM产品的主要性能指标 5、2732的编程 ⑴编程前：必须从电路板上将芯片取下，揭掉小窗口上的不透明标签，借助专用紫外线设备照射15～20分钟，使全部内容为1(字节为FFH)； ⑵标准编程方式：借助专用EPROM写入器： ① Vcc接5V; OE /Vpp接21V; CE接0V; ②每加一个地址A0～A12, 输入一个数据D0～D7;待地址、数据 稳定后，即可完成一个地址单元的写入； ③重复②，完成整个芯片的写入。 ⑶效验：条件同上, 惟OE /Vpp改接0V, 逐个地址单元的读出: 若错，重写。 * 微 处 理 器 CPU 32 29 28 27 26 25 34 22 22脚READY变为高电平—数据好。 25脚ALE与34脚BHE配合, 锁地址; 28脚：读M时高；读IO时低; 27脚的DT/R与26脚DEN配合, 控制收发器收/发数据； 32脚RD变为低电平—读操作; 29脚WR变为低电平—写操作; 工作原理(读出) a.控制逻辑由总线CB收到 来自CPU的读信号RD， 便将读/写控制电路置于 读状态； b.同时，地址译码器由总 线AB收到来自CPU的 地址码，译码后选通相 应存储单元； c.被选通存储单元原存储 的信息，由读/写控制电 路读出，经数据寄存器 送往数据总线DB； d.读出操作后，控制逻辑 送出读操作结束信号 MFC至控制总线CD。 wR MFC 数据总线DB 控制总线CB 地址总线AB 控制逻辑 地址译码器 读/写 控制 电路 数 据 寄 存 器 存 储 器 体 存 储 器 字 节 存 储 器 字 节 RD 读时序 ①T1: 28脚：读M时高；读IO时低; 有效地址送至M/IO； 25脚输出ALE, 34脚的BHE 配合, 由8282锁地址; 27脚的DT/R等待DEN变低,