2 TMS320C240X的硬件结构.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 如图2.2所示，LF240x DSP的CPU主要有3个基本单元：输入定标器、乘法单元、中央算术逻辑单元。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 江娟娟 安徽工程大学电气工程学院自动化教研室 6、中断响应的延时 导致中断响应延时的因素包括：外设同步接口时间、CPU响应时间、ISR转移时间。 (1) 外设同步接口时间是指PIE识别出外设发来的中断请求，经判断优先级、转换后将中断请求发送至CPU的时间。 (2) CPU的响应时间指的是CPU识别出已经被使能的中断请求、响应中断、清除流水线、并且开始捕获来自CPU中断向量的第一条指令所花费的时间。最小的CPU的响应时间是4个CPU指令周期。 (3) ISR转移时间是指为了转移ISR中特定部分而必须执行一些转移所花费的时间。该时间长短根据用户所实现的ISR的不同而有所变化。 江娟娟 安徽工程大学电气工程学院自动化教研室 7、CPU的中断寄存器 CPU中断寄存器包括：(1)中断标志寄存器(IFR)；(2)中断屏蔽寄存器(IMR)。 (1)、CPU中断标志寄存器(IFR) P42 IFR映射到数据存储器空间为0006h。各位意义如下： 位15-6：保留位。 位5-0：分别为INT6-INT1的中断标志位。 0－无INTn (n=1-6)的中断挂起， 1－表示有INTn (n=1-6)的中断挂起。 江娟娟 安徽工程大学电气工程学院自动化教研室 中断标志寄存器包含了所有可屏蔽中断INT6-INT1的标志位。 当一个外设发出可屏蔽中断请求时，中断标志寄存器的相应标志位被置1。如果该外设对应中断屏蔽寄存器中的中断使能位也为1，则该中断请求被送到CPU，此时该中断正被挂起或等待响应。 读取IFR可以识别挂起的中断，向相应的IFR位写1将清除已挂起的中断。 CPU响应中断或复位都能将IFR标志清除。 江娟娟 安徽工程大学电气工程学院自动化教研室 在对IFR操作时应注意以下几点： (1) 要想清除某一IFR位，必须向该位写1，而不是0； (2) 当一个可屏蔽中断被响应时，只有IFR位被清除，而相应的外设控制寄存器中的中断请求标志位不会被清除。如果需要清除这些标志位，应该使用软件来清除。 (3) 当通过INTR指令来请求中断，且相应的IFR位被置1时，CPU不会自动清除该位，该位必须由软件来清除。 (4) IFR和IMR控制的是核心级的中断，所有外设在它们各自的配置/控制寄存器都有相应的中断屏蔽和标志位。 江娟娟 安徽工程大学电气工程学院自动化教研室 (2)、CPU中断屏蔽寄存器(IMR) P43 IMR映射在数据存储器空间中的地址为0004h，各位意义如下： IMR中包含所有可屏蔽中断级（INT1-INT6)的屏蔽位，读IMR可以识别出已屏蔽或使能的中断级，而向IMR中写，则可屏蔽中断或使能中断。为了使能中断，应设置相应的IMR位为1，而屏蔽中断时只需将相应的IMR位设为0。 位15-6：保留位。 位5-0：分别为INT6-INT1中断的屏蔽位。 0－中断INTn被屏蔽。 1－中断INTn被使能。 江娟娟 安徽工程大学电气工程学院自动化教研室 8、外设中断寄存器 P44 外设中断寄存器包括：外设中断向量寄存器(PIVR)、外设中断请求寄存器0/1/2(PIRQR0/1/2)、外设中断应答寄存器0/1/2(PIACKR0/1/2)。 外设中断请求寄存器和外设中断应答寄存器都属于外设中断扩展模块用来向CPU产生INT1-INT6中断请求的内部寄存器。这些寄存器用于测试目的，非用户应用目的，编程时可忽略。 江娟娟 安徽工程大学电气工程学院自动化教研室 外设中断向量寄存器(PIVR) 外设中断向量寄存器(PIVR)映射在数据存储器空间中的地址为701Eh，该寄存器的16位V15－V0，为最近一次被应答的外设中断的地址向量。 外设中断请求寄存器0(PIRQR0) 外设中断请求寄存器0(PIRQR0)映射在数据存储器空间中的地址为7010h