多功能数字钟-电子设计.docVIP

信息学院电子课程设计 设计题目 多功能数字钟 学 院 信息科学与工程学院 专 业 集成电路设计与集成系统专业 年 级 *** 姓 名 *** 指导教师 *** 二〇〇八年十月二十八号 摘要：数字钟是采用数字电路实现对时、分、秒数字显示的 计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成 为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。 数字钟计时的标准信号应该是频率相当稳定的 1HZ秒脉冲，所以要设置标准时间源。 数字钟计时周期是 24 小时，因此必须设置24小时计数器，应由模为 60 的秒计数器和分计数器及模为 24 的时计数器组成，秒、分、时由七段数码管显示。 为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 能进行整点报时。 关键词：数字钟、振荡器、分频器、译码器、计数器、校时电路 、报时电路。 目录 设计任务与要求 4 设计要求与技术指标 要求完成的任务 系统方案的比较与选择 5 所选方案综合论证 系统设计 9 振荡器电路 分频器电路 计时电路 校时电路 报时电路 译码器电路 译码器控制电路 组装调试与仿真 20 感想与体会 23 参考文献 24 附录 25 原器件清单 部分芯片管脚图 PCB版图 设计要求与任务 设计要求及技术指标 具有时（显示00～23）、分（显示00～59）、秒（显示00～59）显示。 具有校时功能。 具有整点报时功能。 要求完成的任务 画出整体电路图，要求选用大规模可编程逻辑器件ISP或FPGA实现。 利用设计软件对可编程器件进行设计输入、设计仿真和器件编程，使器件具有所规定的逻辑功能。 安装调试所设计的电路，使之达到技术指标要求。 分析实验结果，写出设计说明书。 选作内容：使数字钟具有定时控制功能，在24h内以5min为单位，根据需要安排若干个预定时刻（例如按照作息时间表安排）以便按时自动控制被控设备（例如电铃等）的启停。 系统方案的比较与选择 方案一： 采用可编程逻辑器件FPGA，利用VHDL语言编写设计一个具有年、月、日、时、分、秒计时显示、调整时间和整点报时功能的数字钟，并且利用QUARTUSII开发环境进行编译、仿真，最终下载到可编程逻辑器件FPGA上进行验证。数字钟电路由秒、分、时、LI、月、年6个计数模块和1个报警模块、1个时间数据动态扫描模块、1个显示译码模块组成。 方案二： 选用61单片机来实现数字钟，数字钟的秒信号利用单片机内部定时器TimerA产生。由于外接晶振频率为32KHz，使得TimerA的最大定时时间远远小于1秒，因此，在设计时采用了硬件计数与软件计数相结合的方式，即通过TimerA产生0．1 S的时基信号，然后再利用软件进行计数，从而产生1秒钟的时间信号。按键通过中断方式进行控制，采用74HC138进行译码控制8路数码管的片选，配合专用数码管驱动芯片及低电平有效的供阴极数码管来显示时间及调时功能，通过芯片的语音系统来完成报时功能。 方案三： 使用振荡器、分频器、计数器、译码芯片等数字芯片配合门电路以及数码管来完成时间显示功能，同时通过两个按键配合着数字电路来成校时功能，利用门电路来控制蜂鸣器的响停来实现定时报时功能。 论证： 方案一使用FPGA，只需用VHDL编程完毕即可完成绝大部分任务，但由于对知识要求较高，现有知识未足够，故放弃。 方案二类似与方案一，同样对知识要求较高，测试环境也难以实