4存储器-2半导体M精品.pptVIP

（２）多端口静态随机存储器Ｍｕｌｉ－ＳＲＡＭ Ｍｕｌｉ－ＳＲＡＭ主要为需要进行数据共享的场合所设计。进行数据共享的多个不同设备需要异步访问保存在同一存储体的信息，必须采用这种多端口的存储器 这种存储器一般具有两个及以上的独立端口，不同端口连接不同的设备，通常都具有输出允许ＯＥ＃，写允许ＷＥ＃和端口允许ＣＥ＃三个控制信号。 当对两个端口同时进行读操作时，不需要仲裁；对两个端口同时进行写操作时，需要仲裁 （３）先进先出存储器ＦＩＦＯ ＦＩＦＯ是一种允许以不同速率进行读写操作的存储器，其存储体由静态存储器组成，主要作为两种或多种速度不匹配接口电路的中间缓冲。 ＦＩＦＯ广泛应用于需要进行速度匹配的场合，在现代微型计算机中，完成ＣＰＵ主总线到ＰＣＩ总线之间的转换，完成ＰＣＩ到ＩＳＡ总线之间的转换，都采用ＦＩＦＯ. * * 本章知识架构： 存储子系统 存储器分类 半导体存储器 磁表面存储器 存储原理 存储器设计 动态刷新 存储原理 磁盘存储器 第二节 半导体存储器 工艺 双极型 MOS型 TTL型 ECL型 速度很快、 功耗大、 容量小 电路结构 PMOS NMOS CMOS 功耗小、 容量大 工作方式 静态MOS 动态MOS 存储信息原理 静态存储器SRAM 动态存储器DRAM （双极型、静态MOS型）： 依靠双稳态电路内部交叉反馈的机制存储信息。 （动态MOS型）： 依靠电容存储电荷的原理存储信息。 功耗较大,速度快,作Cache。 功耗较小,容量大,速度较快,作主存。 （静态MOS除外） 4.2.1 静态MOS存储单元与存储芯片 1.六管单元 （1）组成 T1、T3：MOS反相器 Vcc 触发器 T3 T1 T4 T2 T2、T4：MOS反相器 T5 T6 T5、T6：控制门管 Z Z：字线，选择存储单元 位线，完成读/写操作 W W W、 W： （2）定义 “0”：T1导通，T2截止； “1”：T1截止，T2导通。 （3）工作 T5、T6 Z：加高电平， 高、低电平，写1/0。 （4）保持 只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态。 Vcc T3 T1 T4 T2 T5 T6 Z W W 导通，选中该单元。 写入：在W、W上分别加 读出：根据W、W上有无 电流，读1/0。 Z：加低电平， T5、T6截止，该单元未选中，保持原状态。 2.存储芯片 例.SRAM芯片2114（1K×4位） 外特性： 静态单元是非破坏性读出，读出后不需重写。 地址端： 2114（1K×4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～A0（入） 数据端： D3～D0（入/出） 控制端： 片选CS = 0 选中芯片 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源、地 读写时序 1.读周期 在准备好有效地址后，向存储芯片发出片选信号（CS=0）和写命令（WE），经过一段时间数据输出有效。 2.写周期 在准备好有效地址与输入数据后，向存储芯片发出片选信号（CS=0）和写命令（WE=0），经过一段时间可将有效输出数据写入存储芯片。 4.2.2 动态MOS存储单元与存储芯片 1.四管单元 （1）组成 T1、T2：记忆管 C1、C2：柵极电容 T3、T4：控制门管 Z：字线 位线 W、 W： （2）定义 “0”：T1导通，T2截止 “1”：T1截止，T2导通 T1 T2 T3 T4 Z W W C1 C2 （C1有电荷，C2无电荷）； （C1无电荷，C2有电荷）。 （3）工作 Z：加高电平， T3、T4导通，选中该单元。 2.单管单元 （1）组成 （4）保持 T1 T2 T3 T4 Z W W C1 C2 写入：在W、W上分别加 高、低电平，写1/0。 读出：W、W先预充电至 再根据W、W上有无电流， 高电平，断开充电回路， 读1/0。 Z：加低电平， T3、T4截止，该单元未选中，保持原状态。 需定期向电容补充电荷（动态刷新），∴称动态。 四管单元是非破坏性读出，读出过程即实现刷新。 C：记忆单元 C W Z T T：控制门管 Z：字线 W：位线 3.存储芯片 （2）定义 （4）保持 写入：Z加高电平，T导通， 在W上加高/低电平，写1/0。 读出：W先预充电， 根据W线电位的变化，读1/0。 断开充电回路。 Z：加低电平， T截止，该单元未选中，保持原状态。 单管单元是破坏性读出，读出后需重写。 “0”：C无电荷，电平V0（低） C W Z T 外特性： “1”：C有电荷，电平V1（高） （3）工作 Z加高电平，T导通， 例.DRAM芯片2164（64K×1位） 地址端： 216