EDA实验报告(全).pdfVIP

目录 实验一 全加器的设计 1 一 实验目的 1 二 实验要求 1 三 实验步骤： 1 四 实验结果：2 五 实验注意：2 六 实验心得：2 实验二 模可变计数器的设计 3 一 实验要求 3 二 实验步骤 3 三、实验心得：6 实验三 序列信号发生器与检测器设计7 一、实验目的7 二、设计要求7 三、主要仪器设备7 四、实验原理7 五、实验步骤 8 六、实验心得 13 实验四 交通灯控制器设计 14 一、实验目的 14 二、设计要求 14 三、主要仪器设备 14 四、实验思路 14 五、实验步骤 15 六、实验现象及验证 22 七、实验心得 23 实验五 多功能数字钟设计 24 一、实验目的 24 二、设计要求 24 三 、主要仪器设备 24 四、实验思路 24 五、实验步骤 25 六、实验现象及验证 31 七、实验心得 31 实验六 出租车计价器设计 32 一、实验目的 32 二、实验任务及要求 32 三 、主要仪器设备 32 四、实验思路 32 五、实验步骤 33 六、实验现象及验证 39 七、实验心得 39 南昌大学实验报告 学生姓名： xx 学 号：x 专业班级： 通信101 实验类型：□ 验证 □ 综合 □ 设计 □ 创新 实验日期： 2012-9- 17 实验成绩： 实验一 全加器的设计 一 实验目的 以一位二进制全加器为例熟悉利用 QuartusII 的原理图输入方法和文本输入法设 计简单组合电路；学习多层次工程的设计方法。 二 实验要求 ⑴用文本方法实现半加器，再采用层次设计法用原理图输入完成全加器的设计； ⑵给出此项设计的仿真波形； ⑶用发光LED 指示显示结果。 三 实验步骤： 1. （1）建立工作库文件夹，建立半加器工程h_adder ，输入半加器VHDL 代码并存盘。 library ieee; use ieee.std_logic_1164.all; entity h_adder is port ( a, b :in std_logic; co,so :out std_logic); end entity h_adder; architecture fh1 of h_adder is begin so=not(a xor (not b));co=a and b; end architecture fh1; 编译后转换得到半加器的元件符号h_adder （2 ）在同一工作库文件夹下，建立全加器工程fa，采用层次设计法调用元件半加 器h_adder 和或门or2 完成全加器的原理图文件。 1 2.选目标器件为CycloneII 中的EP2C35F672C8 并编译。 3.建立全加器仿真波形文件，进行波形仿真。 由仿真波形不难看出，波形正确，满足真值表，只是有少许毛刺，但不影响结果。 4. 引脚锁定，包装元件。 a─H8─key1 b─J8─key2 c─J9─key3 co─G13─LED1 sum─G15─LED2 四 实验结果： 按下电平检测结果观察是否正确。 依照真值表依次推上key1 ，key2 ，key3 可得到8 种情况，在用户 LED1 和 LED2 上可以看到实验结果与仿真波形和真值表相一致，故实验正确无误。 五 实验注意： 试验应注意：下载芯片、引脚的绑定要和实验箱相匹配，波形仿真时信号的周期或 间隔时间要大于50ns，因为仿真延时大约几十纳秒，end time 大约10 次信号周期。 六 实验心得：