带存储功能的秒表.docVIP

带存储功能的秒表设计 一．设计任务与要求 1.实现一小时以内的秒表设计，显示精度精确到0.1秒，即显示5位数据 2.有“开始”，“停止”，“存储”按键，能存储一组数据。 3.能存储两组以上的数据，并能反复调用查看。 二．总体框图 （1）方案论证 方案一 采用8051IP核设计。用FPGA构成一个8051单片应用系统具有如下优缺点： 拥有标准8051完全兼容的指令系统的cpu； 256字节内部ram； 4k字节程序rom； 每一次编译下载后都能根据需要更新rom中的程序，所以该单片机的实现和使用如同89c51/52一样方便。 缺点： 设计繁琐可以直接用8051单片机代替。 程序复杂。 方案二 采用芯片EP1C2Q240C8，共阴七段数码管，按键开关，发光二级管设计。EP1C12Q240C8是Cyclone器件，Cyclone可以最多支持129个通道的LVDS和RSDA。Cyclone器件的LVDS缓冲器可以支持最高达640Mbps的数据传输速度。与单端的I/0口标准相比，这些内显置于Cyclone器件内部的LVDS缓冲器保持了信号的完整性，并且有更低的电磁干扰，更好的电磁兼容性及更低的电源功耗。 采用此芯片设计简单，不需要用汇编语言编写程序，直接用VHDL编写即可。所以优先选用方案二。 本设计采用模块化设计，共分为顶层文件，控制毫秒模块（msecond），控制秒模块（second），控制分钟模块（minutes），数码管扫描模块（seltime），显示驱动模块（deled）,分频模块（finpin），decode3_8模块。 秒表计数器中启/停开关的使用方法和传统的计时器相同，即按一下启/停开关，启用计时器开始计时，再按一下启/停开关计时终止。而复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时应立即终止，并对计时器清零。 （2）原理框图 图2.1，总体原理框图 总体框图由秒表电路（包括msecond，second，minute三个小模块）；扫描电路驱动5位八段共阴扫描数码管的片选驱动信号输出模块（seltime）；显示电路驱动八段字形译码器输出模块（deled）。 三．选择器件 1.主芯片：Altera? 的 图4.1数码管 数码管驱动电路，驱动数码管发光。共有七段数码管为g,f,e,d,c,b,a接高电频的数码管发亮从而显示数字，管脚图如下： 图4.2数码管管脚 仿真波形如下: 图4.3数码管仿真波形 程序代码如下： LIBRARY ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; ENTITY deled IS PORT(num:IN std_logic_vector(3 downto 0); A:out std_logic; B:out std_logic; C:out std_logic; D:out std_logic; E:out std_logic; F:out std_logic; G:out std_logic; dp:out std_logic ); END deled; ARCHITECTURE fun OF deled IS signal led:std_logic_vector(6 downto 0); BEGIN A=led(6); B=led(5); C=led(4); D=led(3); E=led(2); F=led(1); G=led(0); dp=0; LED=1111110WHEN NUM=0000ELSE 0110000WHEN NUM=0001ELSE 1101101WHEN NUM=0010ELSE 1111001WHEN NUM=0011ELSE 0110011WHEN NUM=0100ELSE 1011011WHEN NUM=0101ELSE 1011111WHEN NUM=0110ELSE 1110000WHEN NUM=0111ELSE 1111111WHEN NUM=1000ELSE 1111011WHEN NUM=1001