嵌入式系统硬件概论_2.pptVIP

四、基于Internet可重构逻辑(IRL) 1、IRL(Internet Reconfigurable Logic)的定义 IRL 是一种远程系统现场升级、重构、调试、 监 测的设计方法。 基于FPGA技术、嵌入式Internet技术，以及 应用背景等各项支撑技术实现。 Xilinx倡导并提供全面解决方案： FPGA：Virtex/-E/II/Pro、Spartan II/E/III； XC18V00系列ISP PROM； PPC405、McorBlaze MPU IP Core； SoftWare、API； 3、IRL 的基本要素 主机（Host）：是硬件和软件设计的环境，包含： 设计工具、RTOS 构造环境、PAVE（PLD API VxWorks Embedded）系统综合结构。 升级入口（Upgrade Portal）：是与目标进行通 信的计算机； 网络（Network）：是基于TCP/IP的网络，由 PAVE提供一种基于TCP/IP的接口连接； 2、IRL 的优点： 可大幅降低对设备的维护费用； 可进一步加快产品上市的时间； 可开创一种基于互联网的研发模式。 目标系统(arget)：是需要进行硬件或软件升级 的系统，通常由处理器、系统或外围总线和目标 FPGA组成。 主机 （产生Payload） 升级入口 TCP / IP 网络 系统或外围总线 处理器 接收、验证 Payload FPGA（s） 实现 逻辑重构 目标系统 处理器接收、验证配置文件，运行用户应用程序、API和RTOS； 升级入口运行主机程序并与运行在目标上的服务器进行通信，配置文件到达目标系统后，目标服务器和API执行必要的功能对系统升级； 配置文件下载到升级入口后，可通过两种方式（推、拉）从互联网下载到目标系统。 升级入口 TCP / IP 网络 目标系统 升级入口 TCP / IP 网络 目标系统 升级信息 是否为真 将配置文件推入目标系统 将配置文件拉入目标系统 * §2.4 嵌入式系统硬件设计方法之SOPC 一、FPGA发展趋势与SOPC概述 FPGA向密度更高、速度更快、频带更宽的百万门系统级方向发展 Xilinx Virtex/-E/-II/-II Pro//-II Pro X （PowerPC405、MutiGbit收发器、RoketI/O、部分可重构特性、系统时钟400M以上） Altera APEX/Stratix FPGA向低成本、低价格的片上系统方向发展 Xilinx 的SpartanIII系列: 100万门/10美元 Altera的Cycolne系列 1、FPGA的发展趋势 FPGA向低电压、低功耗和绿色化方向发展 IP Core设计应用飞速发展，FPGA设计资源复用和开发手段全面升级 设计复杂性与知识产权复用 OPEN Core计划推波助澜 软IP Core（如MicroBlaze、Nios）和硬IP Core（如ARM,PPC405）齐头并进 FPGA已不再是传统设计方法中的处理器外围逻辑，而是整个数字系统的平台 IP Core开发工具的不断完善以及知识产权保护手段的加强（如：Xilinx 公司IP Capture） FPGA与ASIC界限日趋模糊，相互融合 FPGA嵌入标准单元（如Xilinx的PPC405、MutiGbit收发器等） SOPC时代已经到来 SOPC：System-On-a-Programble-Chip IP Core的不断丰富和完善奠定了SOPC的基础 先进的百万门级FPGA开发工具是SOPC的主要平台 处理器IP Core解决了SOPC的最关键问题 基于FPGA技术的嵌入式系统设计发展方向 硬件工程师为主的IP Core开发 软件工程师为主的RTOS及相关应用程序开发 对软硬件相关标准和协议的深入理解和实现 ASIC嵌入可编程逻辑单元（ATMEL等） FPGA的成本不断下降，产品上市周期压力日趋严 重，使得FPGA在很多领域将成为ASIC的替代品 2、IP资源复用与IP Core设计 1）IP资源复用理念 IP资源复用（IP Reuse）是指在系统设计的过程 中，通过继承、共享或购买所需的部分或全部知 识产权内核（IP Core)进行设计、综合核验证， 从而加快系统的设计开发过程的设计方法。 IP Core是一种商品，是IP Core开发工程师价值 体现的主要途径。 2）基于FPGA方法的嵌入式系统设计中的IP Core复用 FPGA 密度提高，为IP Core 开发提供了平台 FPGA 成本降低，应用范围更广 FPGA 设计灵活，开