07第七讲VHDL语言对电路结构的描述方法(新版).pptVIP

第七讲 VHDL语言对电路结构的描述方法 提纲 结构模型 层次与抽象 类属 配置 总结 结构模型的基本要素 在结构模型的描述中，一个数字系统是由模块和模块之间的互连构成的 这些模块本身可以用行为模型或结构模型来描述 每一个模块都有自己独立的entity和architecture结构 结构描述方法 定义设计中的模块 描述模块间的互连 结构描述方法 结构描述方法：状态机举例 结构描述方法：状态机举例 结构化描述和电路图是一一对应的关系 注意上面的例子中没有连接的端口用“open”来表示 层次化与抽象性 层次化与抽象性 层次化与抽象性 结构化的描述是可以嵌套的 结构化描述通过嵌套就形成了一个层次化的模型 在进行仿真之前，这种层次化的结构需要被展平（flattened） 层次化结构中的最底层单元的行为描述必须存在 层次化与抽象性 层次化与抽象性 在这种层次化结构中可以方便地引用IP core和厂家库 对其中某一特定的部件，可以在不同的抽象层次上进行仿真 类属（Generic）定义 利用类属定义可以实现参数化的电路描述 类属在层次化描述中的运用 类属在层次化描述中的运用：全加器举例 类属在层次化描述中的运用：全加器举例 类属定义的优先权 类属定义的优先权 类属映射的优先权高于模块内部的定义！ 类属（Generic）的运用 类属是常数型对象，在Architecture中只能读 在编译VHDL程序时，必须指明类属的值 类属是VHDL接口定义的一部分，但没有电路上的对应对象 类属不仅可以用来描述延迟参数，而且是一种强大的结构描述手段 类属的运用：N输入门电路 类属的运用：N输入“或”门电路 类属的运用：N位寄存器 生成语句（Generate Statement） 生成语句 以一种参数化的方式来描述逻辑电路的规则化互连 运用生成语句的前提条件 简明的描述 所实例化的电路是一种重复的结构 生成语句（Generate Statement） 生成语句的运用：8位加法器的描述 生成语句的运用：8位加法器的描述 首先需要识别具有规则互连的逻辑电路 定义局部的信号阵列来实现其中的规则互连部分 编写生成语句 类似于循环（loop）和多维阵列 特别关注其中没有连接的信号！ 完成设计的其余部分 配置（Configurations）语句 配置（Configuration）语句 一个设计实体（entity）可以有多个备选的结构（architecture） 配置语句（configuration） 定义了设计实体和特定结构间的对应关系 配置语句：组成部件的绑定 配置语句：组成部件的绑定 在绑定过程中，我们关注于结构而非实体 通过绑定可以加强设计的共享：设计细节的变更可以通过变更配置来方便地实现，整个系统的高层结构和组成保持不变。 VHDL语言默认的绑定规则 查找同名的实体 如果存在多个同名实体，则将最后编译的结构进行绑定 VHDL语言默认的绑定规则 配置语句的绑定 配置语句的绑定 总结 结构模型 对实际电路结构的描述 层次与抽象 结构模型中对电路模块的不同层次的细节的描述 类属 构造参数化的模块 用于对硬件进行设置 配置 配置的定义 配置的使用 * *