[工学]第五章并行通讯接口技术.pptVIP

保留版权(C)MingweiZhao Email:mc_dut@ BBS:lovepanda 敬请指正 第五章 并行通信接口技术 第一节 并行接口简介 第二节 并行接口电路 第三节 可编程并行通信接口芯片8255A 8255A内部结构 8255A引脚说明 8255A控制字 8255A工作方式 8255A在PC机中的应用 8255A接口实例 第一节 并行接口概述 计算机与外设交换信息的过程中： 并行通信：多位数据通过多条数据线同时传送。 串行通信：多位数据通过同一条数据线按位传送。 并行通信就是把一个字符的各数位用几条线同时进行传输。与串行通信（一位一位传输）相比，在相同传输率下，并行通信的信息实际传输速度快、信息率高。但并行通信比串行通信所用电缆多，随着距离的增加，电缆的开销会成为突出的问题。所以，并行通信总是用在数据传输率要求较高，而传输距离较短的场合。 实现并行通信的接口就是并行接口。一个并行接口可以设计为只用来作为输出接口，也可以只用来作为输入接口，此外，还可以把它设计成既作为输入又作为输出的接口。 并行接口是在多根数据线上，以字节/字为单位与I/O设备交换数据。 在计算机内部数据是并行传送的。因此，并行接口电路相对简单，串行接口电路由于要进行串并行转换相对复杂。 并行接口电路芯片常用的有两类： 普通的8位锁存器及缓冲器 可编程设置工作方式的并行接口 并行接口连接外设的示意图 第二节 并行接口电路 （一）输入接口（数据部分） 如果外设送来的数据都是静态数据，接口可以简化为缓冲器。 （二）输出接口（数据部分） 如果送给外设的数据都是静态数据，接口可以简化为锁存器。 （三）实例 开关状态输入接口电路 74LS244是双4位的三态缓冲器，由G1和G2各控制4位的选通。 注意：电阻用来限制输入电流。 发光二极管输出接口电路 74LS373是8位的三态锁存器，由LE控制锁存，OE控制选通。 注意：电阻用来限制输入电流。 8255A内部结构 8255A内部组成（1）： 数据端口A,B,C 8255有3个8位的I/O端口，设计人员可以用软件使它们分别作为输入端口或输出端口。 端口A：对应了1个8位的数据输入锁存器和1个8位的数据输出锁存/缓冲器。所以口A作为输入或输出时，数据均受到锁存。 端口B：对应了一个8位的数据输入缓冲器和1个8位的数据输出锁存器/缓冲器。所以口B作为输入端口时，不会对数据进行锁存，而作为输出端口时，数据会受到锁存。 端口C：与口B基本一致，对应了一个8位数据输入缓冲器和1个8位的数据输出锁存/缓冲器。所以口C作为输入端口时，对数据不作锁存，而作为输出端口时，对数据进行锁存。 在使用中，端口A和B通常作为独立的输入端口或输出端口，端口C则配合端口A和B的工作。具体讲，就是口C通过控制命令被分成2个4位端口，每个4位端口包含1个4位的输入缓冲器和1个4位的输出缓冲器，他们分别用来为端口A和B输出控制信号和输入状态信号。 8255A内部组成（2）： A组控制和B组控制 这两组控制电路一方面接收芯片内部总线上的控制字，一方面接收来自读/写控制逻辑电路的读/写命令，由此决定两组端口的工作方式和读写操作。 A组控制电路控制端口A和口C的高4位（PC7~PC4）的工作方式和读/写操作。 B组控制电路控制端口B和口C的低4位（PC3~PC0）的工作方式和读/写操作。 8255A内部组成（3）： 读/写控制逻辑电路 读/写控制逻辑电路负责管理8255的数据传输过程。它接收CS及来自系统地址总线A1，A0（8086系统中为A2，A1）和控制总线的输入信号RESET，WR，RD，将这些信号组合后，得到对A组控制部件和B组控制部件的控制命令，并将命令发送给这两个部件，以完成对数据、状态信息和控制信息的传输。 数据总线缓冲器 8255的数据总线缓冲器是双向三态的8位数据缓冲器，通过它直接与系统的数据总线相连。输入数据、输出数据、CPU发给8255的控制字都是通过这个缓冲器传送的。 说明： （1） A1A0 端口 口线 00 端口A PA7~PA0 01 端口B PB7~PB0 10 端口C PC7~PC0 11 对控制端口写控制字 （2） 端口C又可以分成“上C口”和“下C口”2个部分，用作A口和B口的控制信号线，所以把A口+上C口称为A组，B口+下C口称为B组。 （3） PA口：输入有锁存器，输出有锁存器和缓冲器， PB和PC口：输入有缓冲器，输出有锁存器和缓冲器。 二. 8255A引脚说明 信号说明： 8255A和总线连接的引脚： D7~D0