郾摇门电路特性研究试验.PDFVIP

集成逻辑门电路是数字电路的基础, 本章在简述集成逻辑门电路特点的基础上, 指导学生完 成门电路延迟时间测试、 三态门构成公共总线等实验。 组合逻辑电路的特点是, 电路任意时刻的稳定输出仅取决于该时刻的输入信号, 而与电路原 来的状态无关。 组合逻辑电路实验是数字电路实验的重要部分。 本章简述译码器、 编码器、 数据 选择器及运算部件等组合逻辑部件的基本工作原理, 给出针对相应实验的具体指导。 2郾1摇 门电路特性研究实验 本实验是数字电路的入门实验。 通过实验, 使学生理解基本TTL 电路的工作特性, 掌握根 据实验目的设计实验电路的方法, 培养学生分析问题及解决问题的能力。 2郾1郾1摇 实验目的 (1) 掌握门电路的主要特性及逻辑功能, 熟悉集成电路器件的引脚和用法。 (2) 掌握门电路延迟时间的测量方法。 (3) 掌握门电路延迟时间对电路的影响。 (4) 掌握三态门构成公共总线的特点和方法。 (5) 了解 “线与冶 的概念。 2郾1郾2摇 实验器件 (1) 二输入四与非门摇 摇 74LS00摇 2 片 (2) 二输入四异或门摇 摇 74LS86摇 1 片 (3) 三态输出的四总线缓冲门摇 摇 74LS125摇 1 片 2郾1郾3摇 实验要求 (1) 测试与非门传输延迟时间tpd。 摇摇摇摇 9 计算机硬件实验教程 (2) 测试延迟时间tpd 产生的尖峰信号。 (3)设计一个电路, 消除尖峰干扰的影响并分析尖峰干扰的原因和消除的方法。 (4) 测试三态门的逻辑功能, 设计一个用 4 个三态门构成的单向公共总线, 实现 “线与冶 功能。 2郾1郾4摇 实验原理 1郾 集成电路简介 按照集成逻辑门组成的有源器件的不同, 集成电路可分为两大类: 一类为双极型晶体管集成 电路, 它主要有晶体管 - 晶体管逻辑门 (Transistor Transistor Logic, TTL)、 射极耦合逻辑门 (Emitter Coupled Logic, ECL) 和集成注入逻辑门 (Integrated Injection Logic, I L) 等几种类型。2 另一类为金属-氧化物-半导体场效应晶体管 (Metal Oxide Semiconductor, MOS) 集成电路, 它 又可分为NMOS (N沟道增强型MOS管构成的逻辑门)、 PMOS (P沟道增强型MOS管构成的逻 辑门) 和CMOS (利用PMOS管和NMOS管互补电路构成的门电路, 故又称为互补MOS 门) 等 [3] 几种类型 。 目前, 数字系统中普遍使用TTL 和CMOS集成电路。 TTL集成电路工作速度快、 驱动能力 强、 但功耗大、 集成度低; CMOS集成电路集成度高、 功耗低, 其缺点是工作速度略慢。 超大规 模集成电路基本上都是MOS集成电路, 本实验中采用的是TTL集成电路。 在TTL 门的内部电路中, 由于三极管和二极管从导通变为截止或从截止变为导通都需要一 定的时间, 而且还存在二极管、 三极管以及电阻、 连接线等的寄生电容, 所以理想的矩形波电压 信号经过门电路后, 其输出电压波形要比输入信号滞后, 而且波形的上升沿和下降沿要变坏。 在理论上讨论组合逻辑设计的时候, 总是假定输入和输出都处于稳定的逻辑电平上。 在实际 设计中, 由于存在门的传输延时、 线延时, 可能出现偏离理想状态的情况, 使得在输入信号逻辑 电平发生跳变时, 按照理想情况设计的逻辑电路产生错误输出。 2郾 竞争和冒险 一个门电路的两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。 这个跳变可以是一 个从逻辑1跳变到逻辑0, 另一个从逻辑0跳变到逻辑1, 也可以是两个同时从0跳变到1, 或从 1跳变到0。 由于竞争可能会在电路输出端产生不希望出现的尖峰脉冲, 称之为冒险。 竞争- 冒 险现象产生的原因主要有两个方面: 一是信号上升时间和下降时间不同引起的竞争-冒险; 二是 不同传输路径引起的竞争-冒险。 3郾 三态门 在数字系统和计算机电路应用中, 有时需要将逻辑门的输出直接连接在一起, 以简化电路的 结构或控制的便利, 如共用数据通道、 输出钳位等。