微处理器系统结构与嵌入式系统设计教学幻灯片讲义.pptVIP

微处理器系统结构与嵌入式系统设计;第五章 存储器系统;第五章 习题;第 五 章 结 束;按存储介质分类（不同的存储原理）;按读写策略分类（不同的存取方式）;堆栈的生成方式;堆栈建立与操作示例;静态RAM的六管基本存储单元;动态RAM的单管基本存储单元;固定掩膜ROM; 基本存储单元是用双极型三极管构成。采用熔断金属丝串接在三极管的发射极上，出厂时熔丝是完整的，存有信息“0”。编程时若要存入信息“1”则可用编程写入器将熔丝烧断。PROM只能一次编程写入。;紫外线可擦除ROM (UVEPROM);EPROM应用过程;基本存储单元由控制栅隧道效应 MOS 管构成。初始电子未注入浮栅，位存储 “1” 编程使电子经隧道注入浮栅，位存储 “0” 编程使电子从浮栅泄放，位存储 “1” 擦除可以按字节分别进行。字节的编程和擦除只需10ms。 可多次电写入和多次电擦除.;E2PROM应用过程;快闪存储器(Flash Memory);半导体存储器芯片的性能指标;二. 存取速度(存取时间） ;四.可靠性;存储器分层结构;存储器的地址映射;虚拟地址 ——————— 物理地址;;分段管理逻辑地址到物理地址的转换;现代计算机的四级存储结构： 寄存器 ＋ Cache ＋ 主存 ＋ 辅存;现代计算机中的多级存储器体系结构;;寄存器组 特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。 组成：一组彼此独立的Reg，或小规模半导体存储器。 RISC：设置较多Reg，并依靠编译器来使其使用最大化。 Cache 高速小容量(几十千到几兆字节)； 借助硬件管理对程序员透明； 命中率与失效率； 主（内）存 编址方式：字节编址 信息存放方式：大/小端系统、对齐方式 辅（外）存 信息以文件(file)的形式存放，按块为单位进行存取。 虚拟存储技术;Cache技术和虚拟存储器技术;;不同宽度数据的存储方式;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计; 根据计算机系统对功耗的要求选择存储芯片 存储芯片的功耗和价格有关;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的???计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;若选择A11作译码输入;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;内存储器系统的设计;存储芯片的字、位同时扩展;内存储器系统的设计;两级物理地址译码方案; 假设某系统地址总线宽度为20 bit，现需要将0C0000H ~ 0CFFFFH地址范围划分为8个同样大小的地址空间，提供给总线上的8个模块，试设计相应的译码电路。 ;全译码电路的实现;部分译码方式;;三种译码方式的比较; 设计一个地址译码电路，要求每个模块内占用地址数为4，模块地址在1000H~13DFH范围内可选 ;并行存储器;4体交叉存储器;在下图所示的低位多体交叉存储器中，若处理器要访问的字地址为以下十进制数值，试问该存储器比单体存储器的平均访问速率提高多少 (忽略初启时的延时) ？ (a)1，2，3，4，…，100 (b)2，4，6，8，…，200 (c)3，6，9，12，…，300 ;双端口存储器;相联（联想）存储器;内存储器与并行总线的接口;总线隔离技术;总线上数据与地址线分离时的时序示例;总线上数据与地址线复用时的时序示例