EDA实验三八译码器设计报告.docVIP

电子信息工程学系实验报告 课程名称：EDA技术与实验 实验项目名称：三八译码器设计 实验时间：2011.09.20 班级： 姓名：刘国荣 学号： 实 验 目 的: 熟悉ALTERA公司EDA设计工具软件max+plusⅡ。 2. 掌握max+plusⅡ文本设计及其仿真。 实 验 环 境: WINDOWS XP MAX+PLUSⅡ 实 验 内 容 及 过 程: 1．学习max+plusⅡ课件。 2．学习max+plusⅡ的安装，重要菜单命令含义。 3．模仿课件中实例动手操作一遍，掌握采用max+plusⅡ文本设计流程。 实 验 结 果 及 分 析： 描述出。3-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。输入可以3位二进制数。3位二进制最大是111 也就是8。输出是8个脚，表示10进制。是根据输入的二进制数来输出。如果输入是101 那么就是第5只脚高电平，表示二进制数是5。 其实3-8译码器的功能就是把输入的3位2进制数翻译成10进制的输出。 图1 新建文件 图2 选择文本文件 （2）、在文本编辑窗口，输入Verilog语言 ，代码如下： 图3 编辑代码 （3）、将文件命名为“ym38”保存为v文件 图4 保存为v文件 （4）、检查文件可行性 图5 检查文件显示可行 （5）、再新建一个文件夹，选择波形文件 图6 新建波形文件 （6）、列出端口及选择端口输入波形 图7 波形端口选择 图8 各段波形 （7）、保存波形点击star开始仿真，结果如图 图9 仿真结果 3.原理图设计 （1）、选择File | New，弹出对话框，选择Graphic Editor file新建一个原理图文件，如图10 图10 新建原理图文件 （2）、在原理图界面要放置元件的空白处双击鼠标左键，弹出Enter Symbol对话框，在对话框选择74138元件，单击OK，放置74138元件，同理，放置INPUT和OUTPUT，如图11 图11放置元件 （3）、在元器件的其中一个端口点中鼠标左键不放，拖到所需连线的另一个元件端口上，连好线，双击PIN_NAME，输入引脚名，最终原理图，如图12 图12 最终原理图 、保存文件并检查可行性结果如图13可行 图13 检查可行性 （5）、同上设计一样的输出波形图后点击保存。 （6）、点击star显示波形与先前波形一致，如图14 图14 最终波形图 最终结果显示两种设计所表达的结果是一致的 1 成 绩： 指导教师（签名）：