[理学]第三章 VHDL基本结构.pptVIP

中国计量学院 PLD程序设计 主讲人 董艳燕 第三章 VHDL硬件描述语句 第三章 VHDL硬件描述语句 §3.1概述 硬件描述语言 VHDL? 80年代初,美国国防部在实施超高速集成电路项目时开发的。 1987年由IEEE协会批准为IEEE工业标准。称为IEEE 1076-1987各EDA公司相继推出支持VHDL的设计环境。 1993年VHDL重新修订，形成新的标准即IEEE 1076-1993,进一步提高了抽象描述的层次,扩展系统描述能力。 VHDL硬件描述语言: 超高速集成电路硬件描述语言 1） VHDL打破软、硬件的界限 传统的数字系统设计分为： 硬件设计（硬件设计人员） 软件设计（软件设计人员） 是电子系统设计者和EDA工具之间的界面 EDA工具及HDL的流行，使得电子系统向集 成化、大规模和高速度等方向发展。 美国硅谷约有80%的ASIC和FPGA/CPLD已 采用HDL进行设计 2）VHDL与C、C++比较： C、C++代替汇编等语言 VHDL代替原理图、逻辑状态图 VHDL与其它硬件描述语言比较 VHDL：具有较强的系统级抽象描述能力，适合行为 级和RTL级的描述。设计者可不必了解电路细节，所 做的工作少，效率高。但对综和器要求高，不易控 制底层电路的生成。 IEEE标准，支持广泛 Verilog HDL: 系统级抽象描述能力比VHDL稍差， 门级开关电路描述方面比VHDL强，适合门级和RTL 级的描述。设计者需了解电路细节，所做的工作多。 IEEE标准，支持广泛 ABEL ,AHDL(Altera HDL),PALASM 系统级抽象描述能力差,一般做门级电路描述. 要求设计者对电路细节有详细的了解. 对综合器的性 能要求低,易于控制电路资源. 支持少 VHDL程序设计约定: 1、VHDL语句中【】内的内容为可选; 2、一般,VHDL语言对字母大小写不敏感;例外: ‘ ’ 、“ ”所括的字符、字符串 3、在“--”之后是VHDL的注释语句 4、书写时，同一层次对齐，低层次，较高层次的缩小两个字符。 5、保存与实体名一致； §3.2 VHDL程序基本结构 设 计 实 体 VHDL 主要用于描述数字系统的结构、行 为、功能和接口。 VHDL将一个设计（元件、电路、系统）分为： 1．设计思路 设计一个74LS00（四个2输入与非门） 1) 2输入与非门NAND2的逻辑描述 LIBRARY IEEE； -- IEEE库及其中程序包的使用说明 USE IEEE.STD_LOGIC_1164.ALL； ENTITY NAND2 IS --实体NAND2的说明 PORT(A，B：IN STD_LOGIC； Y：OUT STD_LOGIC)； END ENTITY NAND2； ARCHITECTURE ART1 OF NAND2 IS BEGIN Y=A NAND B； END ARCHITECTURE ART1； 2) MY74LS00的逻辑描述 -- IEEE库及其中程序包的使用说明 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； --实体MY74LS00的说明 ENTITY MY74LS00 IS PORT(A1，B1，A2，B2，A3，B3，A4，B4：IN STD_LOGIC； Y1，Y2，Y3，Y4： OUT STD_LOGIC)； END ENTITY MY74LS00； --实体MY74LS00的结构体ART2的说明 ARCHITECTURE ART2 OF MY74LS00 IS --元件调用声明 COMPONENT NAND2 IS PORT(A，B：IN STD_LOGIC； Y：OUT STD_LOGIC)； END COMPONENT NAND2； BEGIN U1：NAND2 PORT MAP(A=A1，B=B1，Y=Y1)； U2：NAND2 PORT MAP(A=A2，B=B2，Y=Y2)； U3：NAND2 PORT MAP(A3， B3， Y3)； U4：NAND2 PORT MAP(A4， B4， Y4)； END ARCHITECTURE ART2； 2输入与非门的描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL ENTITY NAND2 IS PORT(A,B IN STD_LOGIC; Y: O