基于FPQA的CAVLC编码器硬件设计优化.pdfVIP

全困第妻主篙差盏姜≯理联A学术会议论文集 269 7．8基于FPGA的CAVLC编码器硬件设计优化 刘欣张晓林 j匕京航空航天大学电子信息工程学院，北京100083 ● 摘要：H．264视频编码标准较以往的编码标准有更高的压缩比．更好的信道适应性，因此在视频传榆领 域得到了越来越广泛的应用．CAVLC编码是H．264标准所采用一项重要技术，它具有抗误码及纠错能力较强 的特点，但同时也带来了计算复杂度的提升，传统的编码结构无法保证高质量图像传榆6々实时性．本文提出 一种基于FPGA的CAVLC编码器的硬件设计思路，对其流水结构进行了有针对性的优化设计．通过综合仿真和 验证，表明其较原有传统结构提高了编码效率。保证了视频传输实时-I生的需求． 关键词：CAYLCH264嫡编码多级流水结构现场可缟程门阵列 一己f毒、 ，I口 更好的信道适应性．CAVLC编码是H．2“视频编玛标准中的一顼霞赘技术．它采甩f：下文技术挖掘块内系数 的相关性，与以往采用单一码表的经典变长编码器相比。可以史好的适应块系数局部统计特性的变化，pq此 行丫有针对性的优化设计，保证丫视频传输系统的实时性；同时FPGA碰件实现也适合于制造小型f谴用扳， 迎合机载等移动3F台的需要． 二、H．264中的CAVLC编码 要适用于实时编码环境． 在变长编码中，除了量化过的变换系数外，】￡它的语法冗索均采用UVLC进行编码．量化过的变换系数 则采用更为复杂的CAVLC进行编码． CAvLC编码针对相邻已编码符号所提供的相关性，动态调控编码中所使用的码表，为所要编码的符吁选 择合适的上下文模型，大大降低符号问的冗余度，取得较高的K缩比．具体．f：讲，它生要足利用了经过变换 和量化后的4X4矩阵数据的如下几个特性米实现商效牢的编码的： 这些信息． 式来表示这些频繁出现的．}■l序列(可称为”11。)． (3)相邻子块中的非0系数的个数往往具有一定的相关性。非0系数的个数使用查找表来编码，该查找表 是根据相邻块的非0系数的个数来选择的。 (4)越靠近Dc系数的系数值往往越大．利用这个特性，可以根据最近编码的系数幅度值咪自适应地选择 不同的查找表来对相应的数据进行编码． 从H264的编码结构可知，所有码流都要经过熵编码处理，而编码的运算量和码流速率紧街相关，在通常 情况下，需要进行变换系数编码的码流占据了所有码流的70％以上，这就意味着，CAvLC编码模块承担了 熵编码大部分的运算量，对其优化设计也相应会带来可观的效率提升． 三、基于FPGA的H．264视频编码CAVLC编码硬件设计 本文针对CAVLC熵编码原理的特点以及无人机视频传输的需求，提出了一种基于多级流水结构的硬件 实现方案，很大程度的提高了编码效率，保证了图像传输的实时性．编码的基本结构如图l所示． 270 7．FPGA技术的应用 囊暑量■■II■—皇曼皇曼鼍曼量皇皇量兽皇晕皇曼曼詈曼曼鼍鼍曼皇曼皇曼鼍鼍葛鼍皇寡!量皇鲁皇孽鼍曼舅鼍量葛鼍曼曼曼曼曼曼置皇量量曼寡曼曼皇皇曼曼鼍舅 匦豳～ I。。：…‘； Zf‘知dl瞒 嘲|-{薅t… 翔嚏1瓤．j ’ ，‘ 曩7古．4∥：7 ， t：u。二．Vi’ 固一巨阚 !j’，；7“‘i： 。!：o ：，j’}‘怨：{了。+； 郇豁FIFO|1 囊匿丽；’t： ≈ ；¨IIf懈噫．L榭：-l厂一]