微机原理课件ch09章节.pptVIP

* (3) IORC(I/O读命令) 相当于最小模式由8086发出的RD和M／IO两信号的组合，此时M／IO =0。 (4) IOWC (I/O写命令) 相当于最小模式由8086发出的WR和M／IO两信号的组合，此时M／IO =0。 8288引脚 * (5) INTA(中断响应信号) 中断响应信号INTA在最小模式时由CPU直接发出。 (6) 区别： MWTC,IOWC 和AMWC,AIOWC：后者比前者提前一个时钟周期。这样对一些较慢的设备或者存储器芯片就得到一个额外的时钟周期执行写操作。 8288引脚 * (7) MCE/PDEN 该信号与工作方式有关，工作方式由IOB上的信号确定。 IOB接地时，允许设备级联(MCE)，可用于控制级联的8259A; IOB接5V电源时，作外设数据允许信号PDEN用，控制外部设备通过I/O总线传送数据 8288引脚 * (8) ALE ,DT/R,DEN引脚与最小模式时信号相同(只是DEN反相为DEN)。 8288引脚 * 总线裁决器8289 总线裁决器8289与总线控制器8288相互配合，可解决多个处理器同时申请使用系统总线的问题。在有多个主控器同时要求使用总线时，由8289总线裁决器进行裁决，裁决方式有三种：并行优先级裁决，串行优先级裁决，循环优先级裁决。 BUSY * 总线裁决器8289 BUSY BUSY为总线忙信号，低电平有效，是一个双向信号。当BUSY 为低电平，表示当前总线处于忙状态，其它主控者不能使用总线。当BUSY为高电平，表示当前总线处于空闲状态，其它主控者可以使用总线，并立即将BUSY置为低电平。 BREQ为总线请求信号，低电平有效，当某主控者通过本8289请求使用总线时，应使BREQ有效，并送往并行优先权裁决电路。 BPRN为总线优先权输入信号，低电平有效。 BPRN =0，表示当前本8289具有最高优先级; BPRN=1，表示通知本8289，当前系统总线的使用权已交给其他较高级的8289。 BPRO为总线优先权输出信号，低电平有效。 在串行优先权裁决电路中使用，本8289输出的BPRO接至低一级的8289的BPRN。 * 并行优先权裁决方式 * 串行优先权裁决方式 * 循环裁决方式 与并行方式相似，但能使各个8289具有平等使用总线的权利，即循环使用。 * 第*页 * 总结 8086CPU最小模式和最大模式 Homework 6,12,20,28,31,32 * 第*页 * * * * * MIN Mode * 第*页 MAX Mode Status Signal * 第*页 8288 Bus Controller * 第*页 MAX Mode 8086 Interface * 第*页 MAX Mode * 第*页 * 8086微处理器知识点 8086微处理器最大最小模式 * 8086CPU的两种模式 最小模式 MN/MX接+5V 构成小规模的应用系统,只有8086一个微处理器, 所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。 最大模式 MN/MX接地。 用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。 * 8086CPU最小工作模式 最小工作模式是一个以8086为主体的单处理 器系统，所有控制信号均由CPU直接提供。 最小工作模式系统包括硬件如下： 　１．一片时钟发生器8284A； 　２．三片地址锁存器8282/8283； 　３．两片数据收发器8286/8287； 如图 * 地址总线 数据总线 控制总线 CPU系统 * 8284A READY RESET ALE BHE/ A19 ~A16 AD15~AD0 地址 锁存储器 8282 （三片） BHE DEN DT/R M/IO WR RD HOLD HLDA INTR INTA CLK 收发器 8286 （两片） 数据总线（16根） 控制总线 READY RESET 8086 MN/MX +5V A0 ~ A19 D0 ~ D15 CPU产生 地址总线(20根) 功能: 8284A是8086CPU系统的时钟发生器芯片，它为8086CPU系统提供所需要的时钟信号、复位信号(RESET) 和就绪信号(READY)。 * 系统的复位和启动操作 标志寄存器 清零 IP 0000H CS FFFFH DS 0000H SS 0000H ES 0000H 指令队列 空 其它寄存器 0000H * 地址锁存器(8282) ？为什么要用到8282 ? 8086/8088的地址/数据和地址/状态总线时分时复用的。 ?即在总线使用过程中AD0~AD15既要传送地址又要传