微机原理课件ch09中文.pptVIP

最小与最大模式 由MN/MX引脚控制 最小模式非常重要，因为存储器和I/O所有的控制信号由微处理器产生 最大模式是为系统中存在协处理器(8087)时设计的 由于重新定义8086的控制引脚，一些控制信号必须在外部产生. 当8086工作在最大模式时，下面的引脚失去作用。 需要一个外部总线控制器：8288总线控制器 * 第*页 最小模式 8086接口(图9-20) * 第*页 最小模式 最小模式信号可分为以下几类： 地址/数据总线 状态信号 控制信号 中断信号 DMA接口信号 * 第*页 最小模式 地址/数据总线 地址总线用于运送地址信息给存储器和I/O端口 地址总线为20位长，包含从A0到A19的信号线 20位的地址使得8088有1M字节的存储器寻址空间 寻址I/O时，只使用A0到A15的地址线. 这使得I/O空间有64K字节 8088有8条复用的地址/数据总线(A0~A7)，而8086有16条复用的地址/数据总线(A0~A15) * 第*页 最小模式 状态信号 最高的4位地址线(A19~A16)与状态信号S6~S3复用 位S4和位S3一起形成了一个两位的二进制码，来是被哪些内部段寄存器用于产生物理地址. S5是内部中断标志位的逻辑电平. S6的逻辑电平总是0 * 第*页 最小模式 控制信号 提供控制信号来支持存储器及I/O与8088和8086的接口 * 第*页 最小模式 中断信号 中断信号可由需要服务的外部设备给出 INTR--中断请求 INTA--中断应答 TEST—测试(可用于同步微处理器) NMI—非屏蔽中断 RESET—微处理器的硬件复位 * 第*页 最小模式 DMA接口信号 当一个外部设备需要取得系统总线的控制权，它通过切换HOLD逻辑电平为1来给出这个信号. 在保持状态时，AD0~AD7、A8~A15、A16/S3~A19/S6、SSO、IO/M、DT/R、RD、WR、DEN以及INTR都被置为高阻态. 8088通过它的HLDA输出逻辑电平为1来给外部设备使信号线为高阻态的信号 * 第*页 最大模式 状态信号 * 第*页 8288总线控制器 * 第*页 最大模式 8086接口 * 第*页 最大模式 * 第*页 作业 6,12,20,28,31,32 * 第*页 第九章 8086/8088硬件特性 教师：余有灵 博士 内容 第一节 8086/8088规格参数 第二节 总线缓冲与锁存 第三节 总线时序 第四节 模式配置 * 第*页 Typical Architecture * 第*页 * 第*页 8086/8088微处理器 8086发布于1978年，是INTEL推出的第一款16位微处理器 8086和8088内部是16位的CPU，而8086外部有16位数据总线，8088外部有8根数据总线 8086和8088都有能力寻址达1M的存储器空间和64K个输入/输出端口 * 第*页 设备特性 两者都是DIP(双列直插封装)封装 8086: 16位数据总线的16位微处理器 8088: 8位数据总线的16位微处理器 两者都是5V的部件(即：VDD=5V) 8086: 需要的最大电源电流为360mA 8088:需要的最大电源电流为340mA 80C86/80C88: CMOS版本需要电流为10mA 输入/输出特性: * 第*页 引脚 * 第*页 8086 CPU 8086 8088 没有D8-D15 Pin 2-8, pin 39 IO/M Pin 28 SS0 Pin 34 * 第*页 引脚定义 * 第*页 引脚定义 * 第*页 引脚定义 * 第*页 引脚定义 * 第*页 引脚定义 * 第*页 * 第*页 总线缓冲与锁存 步骤 多路复用总线分离 驱动能力 数据流方向 地址 控制 数据 举例 地址/数据 图9-6 完全缓冲 图9-8 * 第*页 总线缓冲与锁存 计算机系统有3种总线 地址总线 数据总线 控制总线 地址总线和数据总线是复用的(分享的)，这是由于8086引脚的限制. ALE引脚用于控制一组锁存器. 所有信号必须经过缓冲 缓冲锁存器用于A0-A15 控制、A16-A19以及BHE独立缓冲 数据总线缓冲器必须是双向的 在8086系统中，存储器是用两个存储体来设计的 高存储体包含高8位，低存储体包含低8位 数据可以按8位从任何一个存储体传送，也可以按16位从两个存储体同时传送 BHE引脚选择高位存储体 * 第*页 总线缓冲与锁存 布局与连线 * 第*页 * 第*页 总线时序 一般时序 三种总线需要时序之间的共同运作 地址 控制 数据 总线周期 4个系统时钟周期(T状态, T1,T2,T3,T3) 5MHz ?CPU和外围设备之间读/写数据的速率为1.25Mps * 第*页 总线时序 8086处理器时序