集成触发器与时序逻辑电路.ppt

（1）各触发器均为 D 功能且并行使用。 （2） 1 个触发器能存放 1 位二进制数码。 所以， N 位寄存器由 N 个触发器构成 。 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 D0 CP C1 C1 C1 1D 1D 1D R R R R D1 D2 D3 C1 1D CR 1D 1D 1D 1D 寄存器的结构特点 2、移位寄存器 　　在控制信号作用下，既可实现右移也可实现左移。 双向移位 寄 存 器 单向移位 寄 存 器 左 移 寄存器 右 移 寄存器 　　每输入一个移位脉冲，移位寄存器中的数码依次向右移动 1 位。 　　每输入一个移位脉冲，移位寄存器中的数码依次向左移动 1 位。 Shift register 用于存放数码和使数码根据需要向左或向右移位。 右移输入 D0 D1 D3 DI D2 右移输出 Q1 1D 1D 1D 1D Q3 Q0 Q2 C1 C1 C1 C1 FF1 FF0 FF2 FF3 移位脉冲 CP 右 移 位 寄 存 器 　　 由 D 触发器构成，为同步时序逻辑电路。 　　在 CP 上升沿作用下，串行输入数据 DI 被移入 FF0 中；同时，数据逐步被右移。 D0=DI，D1=Q0，D2=Q1，D3= Q2。 DI 右移输入 D0 Q0 右移输出 D1 D2 D3 Q1 Q2 Q3 1D 1D 1D 1D 单向移位寄存器 　　设串行输入数码DI= 1011，电路初态为 Q3Q2Q1Q0= 0000。 　　可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。 1 0 1 1 1 4 0 1 0 1 1 3 0 0 1 0 0 2 0 0 0 1 1 1 0 0 0 0 0 Q3 Q2 Q1 Q0 移位寄存器中的数 输入数据 移位脉冲 　　在 4 个移位脉冲作用下，串行输入的 4 位数码 1011 全部存入寄存器，并由 Q3、Q2、Q1 和 Q0 并行输出。 举例说明工作原理 (2)写出 SN 的二进制代码 选择计数状态为 0000 ~ 1001，因此取置数输入信号为 D3D2D1D0 = 0000。 (3)写出反馈置数函数 (4)画逻辑图 SN = S10 = 1010 LD = Q3 Q1 [例 ] 试利用 CT74LS191 的异步置数功能构成十进制计数器。 (1)确定该十进制计数器所用的计数状态，并确定预置数。 解： 　　“191”是异步置数，应根据 SN 求置数信号。 CO/BO RC U/D CT74LS191 Q0 Q1 Q2 Q3 D0 CT LD D1 D2 D3 CP 输出 CT74LS161 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR LD D1 D2 D3 CP 输出 1 1 　　“161”是同步置数，应根据 SN-1 求置数信号。 (2)写出 SN-1 的二进制代码 选择计数状态为 0000 ~ 1001，因此取置数输入信号为 D3D2D1D0 = 0000。 (3)写出反馈置数函数 (4)画逻辑图 SN-1 = S10-1 = S9 = 1001 LD = Q3 Q0 [例 ] 试利用 CT74LS161 的同步置数功能构成十进制计数器。 (1)确定该十进制计数器所用的计数状态，并确定预置数。 解： (1)确定该十进制计数器所用的计数状态，并确定预置数。 解： [例 ] 试利用 CT74LS161 的同步置数功能构成十进制计数器，其状态在自然二进制码 0110 ~ 1111。 0 0 0 0 16 1 1 1 1 15 0 1 1 1 14 1 0 1 1 13 0 0 1 1 12 1 1 0 1 11 0 1 0 1 10 1 0 0 1 9 0 0 0 1 8 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 计 数 器 状 态 计数顺序 　　根据题意，选用从“0110”开始计数的方式。 (1)确定该十进制计数器所用的计数状态，并确定预置数。 解： [例 ] 试利用 CT74LS161 的同步置数功能构成十进制计数器，其状态在自然二进制码 0110 ~ 1111。 选择计数状态为 0110 ~ 1111，因此取置数输入信号为 D3D2D1D0 = 0110。 (2)画逻辑图 CT74LS161 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR LD D1 D2 D3 CP 1 1 1 0 1