半导体制造工艺流程91544.pptVIP

 二、晶圆针测制程 三、IC构装制程 半导体制造工艺分类 半导体制造工艺分类 半导体制造环境要求 纵向晶体管刨面图 NPN晶体管刨面图 1.衬底选择 第一次光刻—N+埋层扩散孔 第二次光刻—P+隔离扩散孔 在衬底上形成孤立的外延层岛,实现元件的隔离. 第三次光刻—P型基区扩散孔 决定NPN管的基区扩散位置范围 第四次光刻—N+发射区扩散孔 集电极和N型电阻的接触孔,以及外延层的反偏孔。 Al—N-Si 欧姆接触：ND≥1019cm-3，　　　　　　　　 第五次光刻—引线接触孔 　　 第六次光刻—金属化内连线：反刻铝 　　 CMOS工艺集成电路 CMOS集成电路工艺--以P阱硅栅CMOS为例 1。光刻I---阱区光刻，刻出阱区注入孔 CMOS集成电路工艺--以P阱硅栅CMOS为例 2。阱区注入及推进，形成阱区 CMOS集成电路工艺--以P阱硅栅CMOS为例 3。去除SiO2，长薄氧，长Si3N4 CMOS集成电路工艺--以P阱硅栅CMOS为例 4。光II---有源区光刻 CMOS集成电路工艺--以P阱硅栅CMOS为例 5。光III---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。 CMOS集成电路工艺--以P阱硅栅CMOS为例 6。光III---N管场区光刻，刻出N管场区注入孔； N管场区注入。 CMOS集成电路工艺--以P阱硅栅CMOS为例 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。 CMOS集成电路工艺--以P阱硅栅CMOS为例 8。光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻 CMOS集成电路工艺--以P阱硅栅CMOS为例 9。光ⅤI---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。 CMOS集成电路工艺--以P阱硅栅CMOS为例 10。光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。 CMOS集成电路工艺--以P阱硅栅CMOS为例 11。长PSG（磷硅玻璃）。 CMOS集成电路工艺--以P阱硅栅CMOS为例 12。光刻Ⅷ---引线孔光刻。 CMOS集成电路工艺--以P阱硅栅CMOS为例 13。光刻Ⅸ---引线孔光刻（反刻AL）。 集成电路中电阻1 集成电路中电阻2 集成电路中电阻3 集成电路中电阻4 集成电路中电阻5 集成电路中电容1 集成电路中电容2 主要制程介绍 矽晶圓材料（Wafer） 　圓晶是制作矽半導體IC所用之矽晶片，狀似圓形，故稱晶圓。材料是「矽」， IC（Integrated Circuit）厂用的矽晶片即為矽晶體，因為整片的矽晶片是單一完整的晶體，故又稱為單晶體。但在整體固態晶體內，眾多小晶體的方向不相，則為复晶體（或多晶體）。生成單晶體或多晶體与晶體生長時的溫度，速率与雜質都有關系。 一般清洗技术 光 学 显 影  光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、 曝光和显影等程序。 关键技术参数:最小可分辨图形尺寸Lmin(nm) 聚焦深度DOF 曝光方式:紫外线、X射线、电子束、极紫外 蝕刻技術（Etching Technology） 蝕刻技術（Etching Technology）是將材料使用化學反應物理撞擊作用而移除的技術。可以分為: 濕蝕刻（wet etching）:濕蝕刻所使用的是化學溶液，在經過化學反應之後達到蝕刻的目的. 乾蝕刻（dry etching）:乾蝕刻則是利用一种電漿蝕刻（plasma etching）。電漿蝕刻中蝕刻的作用，可能是電漿中离子撞擊晶片表面所產生的物理作用，或者是電漿中活性自由基（Radical）与晶片表面原子間的化學反應，甚至也可能是以上兩者的复合作用。 现在主要应用技术:等离子体刻蚀　 常见湿法蚀 刻 技 术 CVD化學气相沉積 是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（film）的一种沉积技术。CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法，如介电材料（dielectrics）、导体或半导体等薄膜材料几乎都能用CVD技术完成。　　　 化學气相沉積 CVD 化 学 气 相 沉 积 技 术 常用的CVD技術有：(1)「常壓化學气相沈積（APCVD）」；(2)「低壓化學气相沈積（LPCVD）」；(3)「電漿輔助化學气相沈積（PECVD）」 较为常见的CVD薄膜包括有： ■ 二气化硅（通常直接称为氧化层） ■ 氮化硅 ■ 多晶硅 ■ 耐火金属与