第21章 通用IO.docVIP

第21章 通用I/O（GPIO） 本章介绍通用I/O口模块的操作原理，包括外部信号定义及其所提供的功能。另外，还介绍配置、控制和状态寄存器。注意，本参考手册每一章都介绍了每个部件的特殊的初始化特征。 21.1 绪论 本章介绍通用I/O口模块，包括引脚说明、寄存器设置和中断能力。MPC8349E包括两个完全系统的GPIO模块。图21-1给出了GPIO模块的结构图。 图21-1 GPIOn 模块结构图 21.1.1 概述 每个GPIO模块都支持32个通用I/O端口。每个端口都可以被配置为输入或输出。如果把一个端口配置为输入，那么它可以选择在检测到状态变化时产生一个中断。如果将一个端口配置为输出，那么可以单独将它配置为漏极开路或完全有效输出。 21.1.2 特性 GPIO单元实现了以下特性： 32个输入/输出端口。 某些端口拥有专用的处理器信号，其他信号则与其他功能信号复用。参见第3章“信号说明”。 当MPC8349E复位后以及在有效时，把所有信号都配置为输入。 所有的端口都有开漏极能力。 所有端口都能在状态改变时产生中断。 21.2 外部信号说明 下面几个子节提供了GPIO信号的信息。 21.2.1 信号概述 表21-1详细说明了外部MPC8349E GPIO信号。 表21-1 GPIO外部信号——详细信号说明 信号 I/O 说明 GPIO1[0：31] GPIO2[0：31] I/O 通用I/O口。可以根据应用的需要将每个信号单独设置为输入或输出。 状态 含义 有效/无效——由每个应用定义。 时序 有效/无效——输入可以完全异步有效。输出与任何外部可见时钟异步。 21.3 内存映射/寄存器定义 每个GPIO都拥有可编程的寄存器，它们专用24个字节的内存映射空间。注意，读取未定义的内存映射区域返回全0，写无效。 每个GPIO寄存器都为32位宽，位于32位地址边界。本章使用的所有地址都是距GPIO起始地址的偏移，如第2章“内存映射”中定义的那样。 表21-2给出了GPIO的内存映射。 表21-2 GPIO寄存器地址映射 偏移 寄存器 访问 复位值 节/页 0x0_0C00 GPIO1方向寄存器（GP1DIR） R/W 0x0000_0000 21.3.1/21-3 0x0_0C04 GPIO1开漏极寄存器（GP1ODR） R/W 0x0000_0000 21.3.2/21-3 0x0_0C08 GPIO1数据寄存器（GP1DAT） R/W 0x0000_0000 21.3.3/21-5 0x0_0C0C GPIO1中断事件寄存器（GP1IER） R/W 未定义 21.3.4/21-5 0x0_0C10 GPIO1中断屏蔽寄存器（GP1IMR） R/W 0x0000_0000 21.3.5/21-5 0x0_0C14 GPIO1外部中断控制寄存器（GP1ICR） R/W 0x0000_0000 21.3.6/21-6 0x0_0C1C—0x0_0CFF 保留 — — — 0x0_0D00 GPIO2方向寄存器（GP2DIR） R/W 0x0000_0000 21.3.1/21-3 0x0_0D04 GPIO2开漏极寄存器（GP2ODR） R/W 0x0000_0000 21.3.2/21-3 0x0_0D08 GPIO2数据寄存器（GP2DAT） R/W 0x0000_0000 21.3.3/21-5 0x0_0D0C GPIO2中断事件寄存器（GP2IER） R/W 未定义 21.3.4/21-5 0x0_0D10 GPIO2中断屏蔽寄存器（GP2IMR） R/W 0x0000_0000 21.3.5/21-5 0x0_0D14 GPIO2外部中断控制寄存器（GP2ICR） R/W 0x0000_0000 21.3.6/21-6 0x0_0D1C—0x0_0DFF 保留 — — — 21.3.1 GPIOn 方向寄存器（GP1DIR—GP2DIR GPIOn Direction Register） GPIOn方向寄存器（GP1DIR—GP2DIR）如图21-2所示，它定义每个独立端口的方向。 图21-2 GPIOn 方向寄存器（GPnDIR） 表21-3定义了GPnDIR的位字段。 表21-3 GPnDIR位设置 位 名称 说明 0－31 Dn 方向。指示将信号用作输入还是输出。 0 对应的信号是输入 1 对应的信号是输出 21.3.2 GPIOn开漏极寄存器（GP1ODR—GP2ODR GPIOn Open Drain Register） GPIOn开漏寄存器（GP1ODR—GP2ODR）如图21-3所示，它定义每个端口驱动它们的输出的方式。