一种并行的定时同步环路实现研究.pdfVIP

第46卷 第 10期 通信技术 Vo1．46 No．10 2013年 10月 CommunicationsTechnology 0ct．2013 doi：10．3969／j．issn．1002—0802．2013．10．001 一 种并行的定时同步环路实现研究 刘 旺料，朱 江，付永明，郄志鹏 (国防科学技术大学 电子科学与工程学院，湖南 长沙 410073) 摘 要：定时恢复是全数字接收机 中的核心部分之一，其处理速度制约了整个接收机的最高处理速 度。在传统Gardner定时环路的实现基础上，提 出了一种适用于高速数字接收机 中定时同步环路的 并行控制方式。它通过采用并行处理的方法，为符号同步环路 中的内插滤波器提供插值相位来实现 插值功能，并且降低了定时同步环路的工作时钟。MATLAB仿真证明这种插值滤波控制器在降低定 时同步环路工作时钟频率的同时，定时恢复性能并未受到影响。 关键词：Gardner定时；内插控制器；并行结构 中图分类号：TN919．6 文献标志码 ：A 文章编号：1002—0802(2013)10—0001—05 A NovelInterpolatorControllingSchemeinHigh-Speed DigitalTimingRecoveryLoop LIUWang，ZHU Jiang，FUYong-ming，XIZhi—peng (SchoolofElectronicScienceandEn~neefing，NationalUniv．ofDefenseScienceandTechnology， ChangshaHunan410073，China) Abstract：Timingrecoveryisoneofthecorepartsforfull—digitalreceivers，itsprocessingspeedisare— strainttothemaximum processingspeedofthereceiver．BasedonconventionalGardnertimingrecovery ，a modifiedtimingrecovery method involvedaparallelcontrollerin thehighspeeddigitalreceiversispro— posed．Themodifiedcontrollercanbeusedtoprovideinterpolatedphaseofrtheinteprolatortorealizethe inteprolationfunctionanddecreasethesystem ’Ssamplingclockviaparallelschemeatthesametime．With 8psk signalsasanexample，thisconfigurationissimulatedandverified，indicatingthattheproposedinter- polatorcontrollerisagoodsolutiontotimingrecovery ，andeffectiveofrincreasingdatarateintimingloop， andthuscanbeusedtoimplementfairlyhighincomingdata． Keywords：gardnertiming，inteprolatorcontroller，parallelstructure 0 引 言 全数字定时恢复环路主要包括定时误差检测和 近年来，随着对地观测和全球通信对宽带传输需 定时误差 调整两个 模块。在定 时误差检测 上， 求的迅速增长，对宽带数字通信系统