chapter5cmos版图设计基础.pptVIP

第5章 CMOS版图设计基础 5.1 版图设计入门 版图设计的定义 设计目的 Layout design：定义各工艺层图形的形状、尺寸以及 不同工艺层的相对位置。 设计内容 布局：就是将组成集成电路的各部分合理地布置在芯片上。安排各个晶体管、基本单元、复杂单元在芯片上的位置 布线：就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。设计走线，实现管间、门间、单元间的互连 尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（宽度）以及晶体管与互连之间的相对尺寸等 5.1 版图设计入门 版图设计的目标 满足电路功能、性能指标、质量要求 尽可能节省面积，以提高集成度，降低成 本 尽可能缩短连线，以减少复杂度，缩短延 时、改善可靠性 5.1 版图设计入门 EDA工具的作用 版图编辑 规定各个工艺层上图形的形状、尺寸、位置（Layout Editor） 规则检验 版图与电路图一致性检验（LVS，Layout Versus Schematic） 设计规则检验（DRC，Design Rule Checker） 电气规则检验（ERC，Electrical Rule Checker） 布局布线 Place and route，自动给出版图布局与布线 电路图与版图一致性检查（LVS,layout versus schematic） 电路图与版图一致性检查（LVS）从版图中提取的电路同原电路相比较，其方法通常是将两者的网表进行对比。比较的结果，可以是完全一致或两者不全一致。设计者应对所示的错误进行必要的版图修改。 设计规则检验（DRC，Design Rule Checker） 设计规则检查是一个运用版图数据库检查在版图上涉及的每条设计规则的程序。例如检查在版图上每条金属线的宽度和间距以保证它们不违反所规定的最小值。通过DRC保证该设计在生产工艺的限度范围内，可被制造出来。 电气规则检查（ERC，electrical rule checker） 除违反设计规则而造成的图形尺寸错误外，常还会发生电学错误，如电源、地、某些输入或输出端的连接错误。这就需要用ERC检验步骤来加以防范。 为了进行ERC的验证，首先应在版图中将各有关电学节点做出定义。如将电源、接地点、输入端、输出端分别给出“节点名”。 5.1 版图设计入门 5.1 版图设计入门 CMOS工艺层 5.1 版图设计入门 CMOS掩模版次 5.2 设计规则（DR，Design Rules） 由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。 这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。 设计人员与工艺人员之间的接口与“协议” 版图设计必须无条件服从的准则 5.2 设计规则 工艺误差 5.2 设计规则 物理极限 厂家提供设计规则 设计者只能根据厂家提供的设计规则进行版图设计。 严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。 设计规则与性能和成品率之间的关系 一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。 规则越保守，能工作的电路就越多(即成品率越高)。 规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。 每一层上的图形都有设计规则，说明一条线的最小宽度以及在相邻多边形之间的边至边的最小间距。 5.2 设计规则 设计规则的分类 拓扑设计规则(绝对值) 最小宽度 最小间距 最短露头 离周边最短距离 λ设计规则(相对值) 最小宽度w=mλ 最小间距s=nλ 最短露头t=lλ 离周边最短距离d=hλ 实验所采用的设计规则 表1：采用的阱（Well）规则 实验所采用的设计规则 表2：有源区（Active）规则 实验所采用的设计规则 表3：多晶硅（Poly）规则 实验所采用的设计规则 实验所采用的设计规则 实验所采用的设计规则 实验所采用的设计规则 5.2 设计规则 最小宽度与最小间距(1) 5.2 设计规则 最小宽度与最小间距(2) 5.2 设计规则 距周边最小距离 5.2 设计规则 最短露头 5.2 设计规则