eda技术与实践 徐飞编著 第3章课件.ppt

【例3-1】 1位三态门的VHDL描述 偶数分频 奇数分频 2N分频 半整数分频 数控分频 PROCESS(clk_1024,clr) BEGIN IF(clr=‘1’)THEN cnt=( OTHERS=’0’); ELSIF RISING_EDGE(clk_1024)THEN cnt=cnt +1; END IF; END PROCESS; Clk_512=cnt(0); Clk_64 = cnt(3); Clk_4 =cnt(7); Clk_1 =cnt(9); END one; RAM的设计 FIFO的设计 LIFO的设计 数字类型定义语句 状态机的结构 Moore状态机描述 Mealy状态机描述 序列信号检测电路设计 M序列信号发生电路设计 【例3-22】设计一个M序列信号生器,特征多项式为：f(x)=x4+x+1 特征多项式f(x)=x4+x+1构成的M序列发生器电路图 移位相加的8位乘法器设计 循环冗余校验电路设计 交通灯管理器设计参考程序 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； USE IEEE.STD_LOGIC_UNSIGNED.ALL； ENTITY traffic IS PORT(rst,clk：IN STD_LOGIC； q：OUT STD_LOGIC_VECTOR(5 DOWNTO 0))； END traffic ； ARCHITECTURE one OF traffic IS TYPE sta IS(s0，s1，s2，s3)； SIGNAL p_sta：sta; BEGIN 五、习 题 PROCESS(clk,rst) VARIABLE cnt：INTEGER RANGER 0 TO 29； BEGIN IF rst=‘1’ THEN p_sta=s0; ELSIF clk’EVENT AND clk=‘1’ THEN CASE p_sta IS WHEN s0=q=“100001”; IF cnt=29 THEN p_sta=s1；cnt:=0; ELSE p_sta =s0；cnt:=cnt+1; END IF； WHEN s1=q=“010001”; IF cnt=5 THEN p_sta =s2；cnt:=0; ELSE p_sta =s1；cnt:=cnt+1; END IF； 五、习 题 WHEN s2=q=“001100”; IF cnt=24 THEN p_sta =s3；cnt:=0; ELSE p_sta =s2；cnt:=cnt+1; END IF； WHEN s3=q=“001010”; IF cnt=5 THEN p_sta =s0；cnt:=0; ELSE p_sta =s3；cnt:=cnt+1; END IF； WHEN OTHERS = p_sta =s0； END CASE; END IF; END PROCESS; END one 五、习 题 2、完成一台自动售货机控制器的VHDL设计。接收两种硬币：1元或5角. (1)投入1元5角硬币输出货物， (2)投入2元硬币输出货物并找5角零钱。 五、习 题 状态定义 S0:初态 S1:投入5角硬币 S2:投入1元硬币 S3:投入1元5角硬币 S4:投入2元硬币 设计分析 输入信号： put_in (0)表示投入1元硬币，put_in (1)表示投入5角硬币。 输入信号为1表示投入硬币，输入信号为0表示未投入硬币。 输出信号： put_out (0)表示输出货物，put_out (1)表示找5角零钱。 输出信号为1表示输出货物或找钱，输出信号为0表示不输出货物或不找钱。 五、习 题 根据设计要求分析，得到状态转换图如下图 五、习 题 LIBRARY IEEE； USE IEEE.std_logic_1164.ALL； ENTITY vending IS PORT(clk，rst：IN std_logic： put_in：IN std_logic_vector(0 TO 1)； put_out：OUT std_logic