基于FPGA的BCH编译码器的设计与实现.docxVIP

目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc295659884 摘要 PAGEREF _Toc295659884 \h I HYPERLINK \l _Toc295659885 ABSTRACT PAGEREF _Toc295659885 \h II HYPERLINK \l _Toc295659886 引言 PAGEREF _Toc295659886 \h 1 HYPERLINK \l _Toc295659887 1　绪论 PAGEREF _Toc295659887 \h 2 HYPERLINK \l _Toc295659888 1.1　差错控制编解码 PAGEREF _Toc295659888 \h 2 HYPERLINK \l _Toc295659889 1.2　FPGA技术简介 PAGEREF _Toc295659889 \h 3 HYPERLINK \l _Toc295659890 2　BCH编译码 PAGEREF _Toc295659890 \h 4 HYPERLINK \l _Toc295659891 2.1　有限域 PAGEREF _Toc295659891 \h 4 HYPERLINK \l _Toc295659892 2.2　BCH编码原理 PAGEREF _Toc295659892 \h 5 HYPERLINK \l _Toc295659893 2.3　BCH译码原理 PAGEREF _Toc295659893 \h 6 HYPERLINK \l _Toc295659894 3　BCH(57,44,6)编码器的设计与实现 PAGEREF _Toc295659894 \h 9 HYPERLINK \l _Toc295659895 3.2　VHDL实现及仿真结果 PAGEREF _Toc295659895 \h 10 HYPERLINK \l _Toc295659896 4　BCH(57,44,6)译码器的设计与实现 PAGEREF _Toc295659896 \h 14 HYPERLINK \l _Toc295659897 4.1　BCH(57,44,6)译码器设计 PAGEREF _Toc295659897 \h 14 HYPERLINK \l _Toc295659898 4.1.1　BCH(57,44,6)译码器的原理 PAGEREF _Toc295659898 \h 14 HYPERLINK \l _Toc295659899 4.1.2　BCH(57,44,6)译码器伴随式计算 PAGEREF _Toc295659899 \h 14 HYPERLINK \l _Toc295659900 4.1.3　BCH(57,44,6)译码器电路组成 PAGEREF _Toc295659900 \h 15 HYPERLINK \l _Toc295659901 4.2　VHDL实现及仿真结果 PAGEREF _Toc295659901 \h 16 HYPERLINK \l _Toc295659902 结论 PAGEREF _Toc295659902 \h 21 HYPERLINK \l _Toc295659903 致谢 PAGEREF _Toc295659903 \h 22 HYPERLINK \l _Toc295659904 参考文献 PAGEREF _Toc295659904 \h 23 PAGE \* MERGEFORMAT 22 PAGE \* MERGEFORMAT I 摘要 在现代数字通信中，常常受到信道噪声干扰而造成误码，尤其在无线通信中，空中的突发或者随机干扰噪声会造成接收错误。信道作为通信系统的重要组成部分，其特性对通信系统的性能有很大影响。为了改善数字通信系统的传输质量，在信号进入信道传输之前要进行信道编码。采用差错控制的方法可以改善传输性能。为了提高传输的正确率, 往往采用一些校验方法, 进行检错和纠错。 通信中校验的方法很多, 其中BCH编码有其独特的优点: 不仅可以检查和纠正突发性错误, 还能检查和纠正随机差错, 因此在通信系统中得到广泛应用。 本论文采用循环码中的BCH码进行编解码，设计出基于FPGA的BCH编码器和译码器。利用VHDL语言进行BCH码编译码器的编写，在Quartus Ⅱ仿真平台上对编译码器进行仿真。完成了各模块的调试，验证了编码器、译码器的合理性和准确性。 本文对BCH码的原理和BCH编码器/译码器的实现进行了研究。把将信道编解码BCH技术应用到编码和译码的过程中。 关键字：BCH；FPGA；VHDL；编码器；译码器 ABSTRACT I