基本模型机的设计-加减法指令的实现.docVIP

基本模型机的设计 —加减法指令的实现 设计目的 本次课程设计主要是完成简单的加减法指令的实现，通过使用软件HKCPT，了解程序编译、加载的过程。通过微单步、单拍调试，理解模型机中的数据流向。 在分析阶段主要完成模型机的整体逻辑框图，并在实验平台上连好线将各个逻辑部件组装成一个完整的模型机；在设计阶段主要是设计出该机的指令系统，并设计出相应的编码方式及时序逻辑；在实验验证阶段，自己按照设计阶段编制的指令系统编写一个程序，在实验平台上观看程序每一步运行的过程。 设计原理 模型机的运行是在微程序的控制下，实现特定指令的功能，并且编写相应的 微程序，简单的模型机都是由算术逻辑单元、微程序单元、堆栈寄存器单元、累加器、启停、时序单元、总线和存储器单元组成。我们可以先设计模型机的逻辑框图，然后编制相应的指令系统，模型机组装好后就可以输入事先编好的程序检验模型机是否成功。 设计内容 3．1 逻辑框图设计 根据设计的要求，对实验硬件资源进行逻辑组合，便可设计出该模型机整体逻辑框图。简单的模型机都是由算术逻辑单元、微程序单元、堆栈寄存器单元、累加器、启停、时序单元、总线和存储器单元组成。 在模型机中，我们将要实现RAM的读写指令，寄存器的读写指令，跳转指令，ALU的加、减、与、或指令。把通用寄存器作为累加器A，进行左、右移等指令，整体构成一个单累加器多寄存器的系统。 下图给出了本次实验的模型机整机逻辑框图： M DR1CK EDR2 PC-O PCCK ELP CN S3 S2 S1S0 ALU-O ALU EDR2 DR2CK RA-O RACK ERA X1 X0 ADDRESS BUS WM RM EMCK DATA BUS SB SA WR RR IR1CK EIR1 微地址 寄存器组 MCK MLD 3．2 系统连线 1．总线和内存单元 BUS RM WM EMCK DJ1 DJ2 DJ3 DJ4 DJ5 DJ6 DJ7 AJ1 M21 M21 M22 PLS4 ALU-IN ALU-OUT R-IN RA-IN R-OUT RA-OUT PC-IN PC-OUT 2．微程序控制单元 MLD MCK MOCK MD0 MD1 MD2 MD3 MD4 MD5 MD6 MD7 M23 PLS1 PLS3 VCC VCC I4 I5 I6 I7 GND GND 3．寄存器单元 SA SB RR WR RCK X0 X1 ERA RA-O RACK I0 I1 M15 M14 PLS4 M12 M11 M10 M9 PLS4 4．算术逻辑单元 EDR1 EDR2 ALU-O CN M S3 S2 S1 S0 D2CK D1CK CCK ZD CY M8 M7 M6 M5 M4 M3 M2 M1 M0 PLS4 PLS4 PLS4 JZ JC 5．指令寄存器 EIR1 EIR2 IR1CK IR2CK IR2-O PC-O ELP PCCK JZ JC JS0 JS1 M20 M19 PLS4 PLS4 M18 M17 M16 PLS2 ZD CY I2 I3 6．启停单元 HCK HALT PLS2 M13 3．3 指令系统设计 本次实验的平台HKZK-CPT内采用的是8位数据总线和8位地址总线方式，在设计指令系统时，应考虑有哪几种类型的指令，那几种寻址方式和编码方式。 3．3．1 指令类型 算术/逻辑运算指令 如：加法、减法、取反、逻辑运算等 ADD A，Ri，SUB A，Ri 移位操作类指令 带进位或不带进位的移位指令 RRC A，RR A 数据传送指令 CPU内部寄存器之间的数据传送 MOV A，Ri，MOV Ri，A 程序跳转指令 跳转指令分为无条件跳转指令和有条件跳转指令。可根据寄存器内容为零来标志（ZD）、有无进位来标志（CY）。 JMP addr 无条件跳转 JZ addr ZD=0时跳转 JC addr CY=0 时跳转 寄存器操作类指令 存储器读/写指令。把内存某单元内容写入寄存器中或把寄存器中的内容写入存储器。如： LDA addr （addr）-A STA addr (A)-addr 3．3．2 操作数寻址方式及编码 1．直接地址寻址 如：LDA addr （addr）-A STA addr (A)-addr 2．寄存器直接寻址 指令字中含有寄存器选择码，决定选择哪个寄存器进行操作。 如：MOV A， Ri （Ri）-A 3．寄存器间接寻址 如：MOV A, @Ri 4．立即数寻址 如：MOV A, #da