一种FFT蝶形处理器中的乘法器实现.pdfVIP

《现代电子技术》2007 年第 22 期总第 26 1 期 　 集 成 电 路 一种 FFT 蝶形处理器中的乘法器实现 李彦正1 ,2 ( 1. 上海交通大学 　上海 　200336 ;2 . 上海华虹 N EC 电子有限公司 　上海 　20003 1) 摘 　要 :讨论了一种 FF T 结构中乘法器实现 。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器 。乘法器采 用改进的Boot h 算法 ,简化了部分积符号扩展 ,使用改进的 Wallace 树型和 42 压缩器对部分积归约 。以8 点复点 FF T 为实 例设计相应的控制电路 。使用 V HDL 语言完成设计 ,并综合到 F P GA 中。 关键词 :快速傅里叶变换 ;乘法器 ;改进 boot h 算法 ;改进的 Wallace t ree + ( ) 中图分类号 : TP342 . 22 　　　　　文献标识码 :B 　　　　　文章编号 :1004373X 2007 2213503 Multipl ier Implementation at one Type of FFT Papil ionaceous Processor L I Yanzheng1 ,2 ( 1. Shanghai J iaotong U niver sity ,Shanghai ,200336 ,China ;2 . Shanghai Huahong N EC Elect ronics Co . L t d. ,Shanghai ,20003 1 ,China) Ab stract : The p ap er p resent s a multiplier arit hmetic at FF T p apilionaceou s p rocessor st ruct ure which adop t s t he pip eline st ruct ure and fa st p arallel multip lier . The multip lier u ses t he imp roved boot h arit hmetic ,imp roved Wallace t ree and t he 42 comp ressor to reduce t he p artial p roduct accumulator . Based on 8 point s p lural F F T ,we design t he relat ed cont rol circuit . U se V HDL to fini sh t he design and synt hesize to F P GA . Keywords :FF T ;multiplier ;imp roved boot h arit hmetic ;imp roved Wallace t ree ( ) 　　FF T 快速傅里叶变换 是数字信号分析与处理如图 1 　蝶形处理器的设计 形 、语音及图像等领域的重要变换工具 。FF T 是 DF T ( 离 ) 散傅里叶变换 的高效算法 。实现 FF T 主要有