计算机组成原理数值的机器运算.ppt

* * * * * * * * * 校正举例 * 0110 3 + 1000 5 1110 + 1101 无进位，-3，+1101 1011 8 1001 6 + 1000 5 1 0001 + 0011 有进位，+3 1 0100 11 4.7.2 十进制加法器 1.一位8421码加法器 校正函数=C4’+S4’S3’+S4’S2’ 向上一位的进位C4=校正函数 * 一位8421码加法器 图4-21 一位8421码加法器 * ＆ ＆ ≥1 2.一位余3码加法器 C4’=0，-3校正；C4’=1，+3校正。 向上一位的进位C4=C4’ * 一位余3码加法器 图4-22 一位余3码加法器 * 4.7.3 多位十进制加法 对于多位十进制数加法可采用多个BCD码加法器，每个BCD码加法器就是前述的一个一位十进制加法器，可执行两个一位BCD数的加法。若n位BCD数相加，由从低位至高位采用行波式串行进位的n位十进制加法器完成。 * 4.8 逻辑运算与实现 计算机在解题过程中，除了要做大量的算术运算外，还需做许多逻辑操作，如：与、或、非、异或等。逻辑运算比算术运算要简单得多，这是因为逻辑运算是按位进行的，位与位之间没有进位与借位的关系。  * 1.逻辑非 逻辑非又称求反操作，它对某个寄存器或主存单元中各位代码按位取反。 设：X=X0X1…Xn，Z=Z0Z1…Zn 则：Zi= （i=0，1，…，n） 2.逻辑乘 逻辑乘就是将两个寄存器或主存单元中的每一相应位的代码进行按位与操作。 设：X=X0X1…Xn，Y=Y0Y1…Yn， Z=Z0Z1…Zn 则：Zi=Xi∧Yi（i=0，1，…，n） * 3.逻辑加 逻辑加就是将两个寄存器或主存单元中的每一相应位的代码进行或操作。 设：X=X0X1…Xn，Y=Y0Y1…Yn， Z=Z0Z1…Zn 则：Zi=Xi∨Yi（i=0，1，…，n） 4.逻辑异或 逻辑异或又称按位加，它对两个寄存器或主存单元中各位的代码求模2和。 设：X=X0X1…Xn，Y=Y0Y1…Yn， Z=Z0Z1…Zn 则：Zi=Xi⊕Yi（i=0，1，…，n） * 4.9 运算器的基本组成与实例 运算器是在控制器的控制下实现其功能的。运算器不仅可以完成数据信息的算逻运算，还可以作为数据信息的传送通路。 * 4.9.1 运算器结构 1.运算器的基本组成 基本的运算器包含以下几个部分：实现基本算术、逻辑运算功能的ALU，提供操作数与暂存结果的寄存器组，有关的判别逻辑和控制电路等。 运算器内的各功能模块之间的连接也广泛采用总线结构，这个总线称为运算器的内部总线，ALU和各寄存器都挂在上面。运算器的内部总线是CPU的内部数据通路，因此只有数据线。 * ⑴带多路选择器的运算器 各寄存器可以独立、多路地将数据送至ALU的多路选择器，使ALU有选择地同时获得两路输入数据。运算器的内部总线是一组单向传送的数据线，它将运算结果送往各寄存器，由寄存器的同步打入脉冲CPi将内部总线上的数据送入Ri。如果同时发出几个打入脉冲，则可将总线上的同一数据同时送入几个相关的寄存器中。 * 带多路选择器的运算器 图4-24 带多路选择器的运算器 * ⑵带输入锁存器的运算器 运算器的内部总线是一组双向传送的数据线。为了进行双操作数之间的运算操作，ALU输入端前设置了一级锁存器，可暂存操作数。例如，要实现(R0)+(R1)→R2，可通过内部总线先将R0中的数据送入锁存器1，再通过内部总线将R1中的数据送入锁存器2，然后相加，并将结果经总线送入R2。 * 带输入锁存器的运算器 图4-25 带输入锁存器的运算器 * 2.运算器的内部总线结构 ⑴单总线结构运算器 图4-25就是单总线结构运算器。这种结构的运算器实现一次双操作数的运算需要分成三步，它的主要缺点是操作速度慢。 * ⑵双总线结构运算器