高压双扩散漏端MOS晶体管双峰衬底电流的形成机理及其影响.pdfVIP

第57卷 第7期 2008年7月 物 理 学 报 Vo1．57，No．7，July，2008 1000．．3290／2008／57(07)／4492．．05 ACTA PHYSICA SINICA @2008 Chin．Phys．Soc． 高压双扩散漏端MOS晶体管双峰衬底电流 的形成机理及其影响 王 俊 王 磊 董业民 邹 欣 邵 丽 李文军 杨华岳 1)(中国科学院上海微系统与信息技术研究所，上海 200050) 2)(中国科学院研究生院，北京 100049) 3)(上海宏力半导体制造有限公司，上海 201203) (2007年l0月27日收到；2007年l2月28日收到修改稿) 利用0．15“m标准CMOS工艺制造出了工作电压为30 V的双扩散漏端 MOS晶体管(double diffused drain MOS， DDDMOs)．观察到 DDDMOS的衬底电流．栅压曲线(，h． 曲线)有两个峰．通过实验和TCAD模拟揭示了DDDMOS衬 底电流的形成机理，发现衬底电流第一个峰的成因与传统MOS器件相同；第二个峰来自于发生在漂移区远离沟道 一 侧高场区的碰撞离化电流．通过求解泊松方程和电流连续性方程，分析了器件的物理和几何参数对导致衬底电 流重新上升的漂移区电场的影响．在分析了DDDMOS衬底电流的第二个峰形成机理的基础上，考察了其对器件的 可靠性的影响． 关键词：高压器件，衬底电流，可靠性 PACC：7340Q，6120J 曲线)先上升后下降形成一个峰 ．与传统的 1．引 言 MOS器件不同，DDDMOS的衬底电流一栅电压曲线 表现出两个峰．已经有文献利用TCAD模拟定性地 随着平板显示器和便携式设备的日益普及，作 解释了衬底电流第二个峰的来源并讨论了其与器件 为平板显示器驱动芯片和电源管理芯片的高压集成 安全工作区的关系 ．大注入情况下发生在漂移 电路日益受到关注．在必威体育精装版的应用中，往往采用双扩 区的碰撞离化电流形成了衬底电流的第二个峰，第 散漏 端 MOS器件 (double diffused drain MOS， 二个峰有可能触发寄生的NPN晶体管，导致输出曲 DDDMOS)来控制芯片中的高压信号．DDDMOS的沟 线发生回跳现象(snap back)． 道部分与普通的MOS一样，都是采用金属一氧化物 本文的目的是通过实验、TCAD模拟以及理论 一 半导体结构；为了耐受高压，采用了轻掺杂漏端结 计算等手段，直观地解释导致衬底电流重新上升的 构(传统功率器件中的漂移区)，一般采用两次(或两 物理机理，给出衬底电流重新上升时漂移区的电场 次以上)离子注入形成轻掺杂漏端，所以被称为双扩 分布公式，半定量地考察各种工艺参数对衬底电流 散漏端MOS．DDDMOS的拓扑结构与传统的横向双 的影响，从而为进一步的工艺优化提供依据．由于衬 扩散器件(1ateral double—diffused MOS，LDMOS，但这 底电流反应了电场和碰撞离化强度，因此被广泛地 里的双扩散是指利用双扩散形成沟道而不是漏端) 用于评估器件中的热电子注入效应，发生在器件沟 相同，但是制造工艺不同．DDDMOS无需制造在外延 道边缘的碰撞离化效应导致的器件性能退化已经被 层上，可以与深亚微米工艺实现无缝集成；同时 细致地研究过了 J．本文观察到衬底电流的第二 DDDMOS能够独立地调整沟道长度、阈值