采样保持电路幻灯片.pptVIP

6.2 采样保持电路 基本组成： 1. 模拟开关 2. 存储电容 3. 缓冲放大器 6.2 采样保持电路 元件性能要求 ■ 模拟开关：要求模拟开关的导通电阻小，漏电流小，极间电容小和切换速度快。 ■ 存储电容：要选用介质吸附效应小的和泄漏电阻大的电容。 ■ 运算放大器：选用输入偏置电流小、带宽宽及转换速率（上升速率）大的运算放大器，输入运放还应具有大的输出电流。 采样保持电路 采样保持电路的基本组成： （1）模拟开关 （2）模拟信号存储电容 （3）缓冲放大器 采样保持电路 采样保持电路 第一节? 采样保持电路 二、采样保持实用电路 （1）模拟开关漏电流的旁路 当控制电压Uc为高电平时，V和V1导通，电路处于采样阶段 当控制电压Uc为低电平时，V和V1关断，电路处于保持阶段 在保持状态下，V的漏电流通过R流入运算放大器的输出端。由于该漏电流在R上形成的压降很小，一般低于10mV，所以V1的漏极与衬底间的电压很小。同样，V1源极与衬底之间的电压为运算放大器两输入端的电压差(即失调电压)，也是很小的。 在这种条件下，V1的漏电流大约减小两个数量级。 可见采用V1后能将V与存储电容C隔离， 一方面使V的漏电流不流经存储电容， 另一方面又有效地降低了V1的漏流，从而提高了存储电容的保持精度。 二、采样保持实用电路 （2）电容校正方法 应用补偿电容C1来减小开关漏电流及运算放大器偏置电流的影响。 二、采样保持实用电路 当Uc为高电平时： VD1使V1的UGS1UP1(夹断电压)，开关V1断开，这时VD2反偏使V的UGS=OV，开关V导通，从而使V2也导通，导通电阻分别为Ron和Ron2， 电路处于采样状态，等效电路如图。 二、采样保持实用电路 当Uc为高电平时： 二、采样保持实用电路 当Uc为低电平时： V和V2截止，V1导通，电路处于保持状态，等效电路如图所示 二、采样保持实用电路 当Uc为低电平时： （3）高速S/H电路 用开环式采样/保持电路方案，选用高速元件，并通过扩增驱动电流来减小存储电容的充电时间。 （3）高速S/H电路 在采样期间，Uc为正，V与V2导通，V1截止。 V1的导通将使V和C置于N1的闭环回路中，C上的电压将等于输入电压而不受V的导通电阻的影响，另外，由于N1反相端的偏置电流和V1的漏电流都很小， V2导通电阻的压降极小，故其影响可以略去不计，所以C上的电压仍能非常精确地等于N1反相端的电压。 但与图6-1-10相比，由于N2未在反馈回路中，虽然N2使电路工作速度得以提高，但它的漂移和共模误差在采样期间得不到校正，会使采样误差增大。 在保持期，V、V2截止。除了V外，V2也将产生漏电流。所以保持精度也比图6-1-10的差。 由此可见，这个电路的速度提高是靠牺牲精度换来的。 （4）集成采样-保持电路AD582 （4）集成采样-保持电路AD582 两级运算放大器N1和N2，模拟开关S，门控制电路DG 应用时，引脚3和4之间外接1OOk电位器用以失调调零， 引脚6外接保持电容C：0.001--0.01uf，其大小与采样频率和精度有关引脚12输入控制信号Uc。 图中，AD582的采样-保持输出信号送入A/D转换器AD571的模拟量输入端，AD571的状态输出端与AD582的控制信号输入端相连接。A/D转换器启动后，状态输出端为低电平，控制AD582内的开关S断开，AD582处于保持状态，当A/D转换器对模拟输入量的转换过程结束时，状态输出端立即变为高电平，使AD582内的开关S闭合，使之又处于采样状态。 在采样保持电路中，利用电容校正技术，不仅可以补偿开关管的漏电流，还可以补偿运算放大器的偏置电流的影响，常常能得到更高的保持精度。 当UC为高电平时，V1关断，V和V2接通，电路采样； 当UC为低电平时，V1接通，V和V2关断，电路保持； 在采样期间，N1和N2组成反馈回路，N1是误差放大器，只要输入和输出电压不等，负反馈作用就要对输出电压不断进行校正，直到两者相等为止。 由于主模拟开关V等处于反馈回路中，所以它的导通电阻RON以及N2的失调和漂移等因素对精度的影响被大大消弱。 可见，电路在采样期具有很高的精度。 在保持期，V1的接通可以避免N1处于开环状态。 V和V2的关断，将C和N2与外界隔离起来。这时，存储电容和反馈校正电容上的电压同时受到模拟开关和运算放大器输入偏置电流的影响。 N2同相端和反相端的输入偏置电流通常是匹配的，它们大小相等，方向相同，温度漂移也基本一样。另一方面，当V1接通，V和V2的栅源电压相等，两管的漏极电压也仅仅相差一个N2的输入失调电压，所以,V和V2的工作电压几乎一样；元件安装时，又使两管靠近，以保证它们有相同的工作温度；则当两管参数匹配时，它