第九章-输入输出方法及常用的接口电路-1.pptVIP

第九章 输入输出方法及常用的接口电路 9.1 I/O接口的概念与功能 1. 概述 接口电路的典型结构 ?从编程角度看，接口内部主要包括一个或多个 CPU可以进行读/写操作的寄存器，又称为I/O端口。 ?各I/O端口由端口地址区分。 ?按存放信息的不同，I/O端口可分为三种类型 数据端口：用于存放CPU与外设间传送的数据信息 状态端口：用于暂存外设的状态信息 控制端口：用于存放CPU对外设或接口的控制信息， 控制外设或接口的工作方式。 I/O端口的编址和译码 一、 I/O端口的编址方式 二、8088的输入/输出指令和时序 三、I/O端口的译码 一、I/O端口的编址方式 特点： 端口与存储器分别独立编址 端口不占用内存空间 设有专门的 I/O指令对端口进行读写， 对内存操作的指令不能用于I/O端口 当CPU执行IN指令时，进入I/O端口读周期 当CPU执行OUT指令时，进入I/O端口写周期 与读、写存储器的过程相似，不同之处： 1．IO/M变高，CPU操作I/O端口。 2．端口的地址信号出现在A15~A0上， A19~A16全为低电平。 信号变化过程： ① A15~A0上出现地址信号 0000 0010 0001 1000B (由CPU发出) ② ALE上出现正脉冲信号 ③ IOR 变低 ④ D7~D0 上出现有效信号 0111 1011B (由端口送出) ⑤ IOR变高，数据进入AL 三、I/O端口的译码 1. 译码电路的作用 2. 译码电路的构成 3. 设计译码电路的方法 4. 片内译码和片选译码 将CPU执行IN/OUT指令发出的地址信号, “翻译”成欲操作端口的选通信号，解决存储器、I/O设备与CPU连接时地址总线失配问题。 此信号常作为接口内三态门或锁存器的控制信号， 接通或断开接口数据线与系统的连接。 门电路： 与门、非门、或门、与非门、或非门等 译码器： 2-4线译码器 74LS139 3-8线译码器 74LS138 4-16线译码器 74LS154 等 据端口地址确定地址信号A15~A0的取值， 用门电路、译码器或两者组合实现满足此取值情况的电路。 片内译码: 在芯片内部的译码电路 用于区分芯片内部不同的端口 片选译码: 在芯片外部的译码电路 用于选择不同的芯片或端口 1. 先确定与使能控制G1、G2A、G2B相连的各引脚 G1连+5V，始终有效 IOR、IOW任一为 0 G2A、G2B为0，则 A9 A8 A7 A6 ，AEN为 0 1 0 0 0 2. 再分析与选择控制C、B、A 相连的各引脚 3. 考虑到A2、A1、A0未参加译码，其值任意， 即A2A1A0的取值为000 ~ 111 4. 最后综合所有地址信号的取值，得出结论。 ? 8088CPU最小模式下, I/O端口写周期时序 T1 T2 T3 T4 IO/M A15~A8 AD7~AD0 ALE WR DT/R DEN CLK A7 ~ A0 D7 ~ D0 8088 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SSO MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET A19~A16 /S6~S3 (2) IBM PC/XT 总线上I/O端口的读、写周期 与读、写存储器的过程相似，不同之处： 1．IOR、IOW变低，CPU操作I/O端口。 2．端口的地址信号出现在A15~A0上， A19~A16全为低电平。 3. 增加了一个TW等待周期 IBM PC/XT 总线上I/O端口读周期 当CPU 执行 IN 指令时，进入I/O端口读周期, 从指定的端口读入数据到CPU中。 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电