第六章时序逻辑电路.pptVIP

触发器 触发器是具有记忆功能的基本单元电路,能存储一位二进制代码,是组成时序电路必不可少的重要组成部分 触发器具有以下基本特点. (1)??? 具有两个稳定的(0和1)状态,能存储一位二进制信息; (2)??? 根据不同的输入,可将输出置成0或1状态; (3)??? 当输入信号消失后,被置成的状态能保存下来. 基本RS触发器 电路结构及逻辑符号 工作原理 基本RS触发器 约束方程：S+R=1 结论： (1)? 基本RS触发器具有保持功能; (2)? 复位端,低电平有效;??置位端,低电平有效; 基本RS触发器的动作特点 在基本RS触发器中,输入信号,是直接加在输出门的输入端,因此,在输入信号前全部作用时间内,它都将直接控制和改变输出端的状态, ,端不能出现任何不希望出现的低电平干扰信号.另外,基本RS触发器的输入信号是一组有约束的变量,正常使用触发器时,应满足约束条件. 门控RS触发器 门控触发器的工作受一个控制信号控制,该控制信号常称为使能信号E. 电路结构及逻辑符号 工作原理 D锁存器 电路结构及逻辑符号 工作原理 门控触发器的动作特点 在E的有效期间，它们分别接收R，S和D的信号，在E处于无效期间，触发器锁存了E有效期间结束瞬间的状态，并保持不变。 由于在E有效期间的全部作用时间里，输入信号的变化都将引起触发器输入状态的变化，若输入信号在E有效期间内多次变化，触发器的输出也许将随之多次变化。故有时说这类电路在E有效期间，输入到输出是“透明”的。 主从型触发器 特点:每来一个控制信号,触发器的状态最多翻转一次. 控制信号称为时钟信号,用CP表示 主从型RS触发器 电路结构及逻辑符号 工作原理： 主从JK触发器 电路结构与逻辑符号 工作原理： 当CP=1时,从触发器被封锁,主触发器分别接受J,K信号,并分别与 和 的状态相与共同决定主触发器的输出 当CP下降沿到来时,从触发器按主触发器的输出状态改变状态 当CP=0时,主触发器被封锁,主和从触发器都将保持原态不变 主从JK触发器 主从型触发器的动作特点 ： 触发器的动作分两步进行,在CP=1期间,主触发器接收输入信号被置成相应的状态,从触发器保持原态不变;当CP下降沿到来时,从触发器根据主触发器的状态确定状态,因此,触发器的输出Q和 状态的变化发生在CP下降沿到来的瞬间 主触发器本身是一个门控RS触发器.所以在CP=1的整个期间,输入信号都将对主触发器起作用.对于主从JK触发器.若在CP=1期间,输入信号的状态发生多次变化,可能导致触发器输出逻辑错误 边沿触发型触发器 增强触发器的可靠性和提高抗干扰能力希望触发器的状态变化仅仅取决于时钟信号触发沿到来时输入信号的状态,这类触发器叫边沿触发型触发器 维持—阻塞型触发器,它是一种时钟上升沿触发的边沿触发型触发器. 电路结构： 六个与非门构 ：G1和G2构成基本RS触发器,G3~G6构成维持—阻塞电路,D是输入端 工作原理 边沿触发型触发器的动作特点 边沿触发型触发器的次态仅取于CP触发沿到达时输入信号的逻辑状态。为了使触发器可靠工作，输入信号应先于CP触发沿一个时间建立稳定的值，这段时间称为建立时间；并在CP触发沿过后，需维持一段时间再撤除，这段时间称为保持时间。由于建立时间和保持时间都是很短的时间间隔，从建立时间开始到保持时间结束，只要输入信号不发生变化，即便在这段时间以外，输入信号发生变化，触发器仍能可靠工作。这一特点有效的提高了触发器的抗干扰能力，也提高了电路工作的可靠性。 触发器的逻辑功能及其描述方法 分类： 按触发器的结构分：基本触发器、门控触发器、主从型触发器和边沿型触发器 按触发器的功能分：RS触发器、D触发器、JK触发器和T触发器 描述方法： 功能表 特性方程 状态图 RS触发器 功能表 特性方程 (约束条件 ) 状态图 JK触发器 功能表 特性方程 ：Qn+1=JQn+KQn 状态图 D触发器 功能表 特性方程： 状态图 T触发器 功能表 特性方程 ： 状态图 触发器的选择与使用 触发器的选择：由功能而定 触发器应用举例 分频电路 顺序脉冲发生电路 时序电路的一般分析法 类型：同步、异步 同步时序电路分析步骤： 逻辑图→写驱动方程、输出方程→状态方程 设现态，代入状态方程组，求次态 列状态表，画状态图 说明功能 分析举例： 时序电路的一般分析法 异步时序电路分析方法 分析举例 常见的时序逻辑电路 寄存器 电路结构 工作原理 移位寄存器 单向移位寄存器 双向移位寄存器 计数器 分类 同步、异步 加法、减法、可逆 二进制、N进制 同步二进制加法计数器 二进制计数器简介： 加法计数器