ISD数码录放语音电路概述.DOCVIP

ISD4000系列语音录放电路 一、 简述 ISD4000系列语音录放电路分为以下三个系列： 4002-120/150/180/240 2、2.5、3、4分钟 4003-04/05/06/08M 4、5、6、8分钟 4004-08/10/12/16M 8、10、12、16分钟 4004系列独有的特性 除前面介绍的ISD语音电路主要特性外，4000系列独有的特性为： 1. 3v单电源供电。 2. 内置微机串行通信接口。 二、 ISD4000系列芯片内部框图 三 、管脚排列图 引脚描述： 电源(VCCA，VCCD): 为使噪声最小，芯片的模拟和数字电路使用不同的电源总线， 并且分别引到外封装不同管脚上，模拟和数字电源端最好分别走线， 尽可能在靠近供电端处相连，而去耦合电容应尽量靠近器件。 地线(VSSA，VSSD)：芯片内部的模拟和数字电路也使用不同的地线。几个VSSA尽 量在引脚焊盘上相连，并用低阻通路连到电源上，VSSD也用低阻通 路连到电源上。 同相模拟输入(ANA IN+): 录音信号的同相输入端，输入放大器可用单端或差分驱 动。单端输入时，信号由耦合电容输入，最大幅度为峰峰值32mV，耦 合电容和本端的3KΩ电阻输入阻抗决定芯片频带的低端截止频率。差 分驱动时，信号最大幅度为峰峰值16 mV。 反相模拟输入(ANA IN-): 差分驱动时，这是录音信号的反相输入端。信号通过 耦合电容输入，最大幅度为峰峰值16 mV，本端的标称输入阻抗为56K Ω,单段驱动时，本端通过电容接地，两种方式下，ANAIN+、ANAIN- 端的耦合电容值应相同。 音频输出(AUD OUT): 提供音频输出，可驱动5KΩ的负载。 片 选(SS): 此端为低，即向该ISD4000芯片发送指令，两条指令之间为高电平。 串行输入(MOSI): 此端为串行输入端，主控制器应在串行时钟上升沿之前半个周 期将数据放到本端，供ISD输入。 串行输出(MISO): ISD的串行输出端。ISD未选中时，本端呈高阻态。 串行时钟(SCLK): ISD的时钟输入端，由主控制器产生，用于同步MOSI和MISO的 数据转输。数据在SCLK上升沿锁存到ISD，在下降沿移出ISD。 中断（/INT）: 漏极开路输出,ISD在任何操作(包括快进)中检测到EOM或OVF时， 本端变低并保持。中断状态在下一个SPI周期开始时清除。中断状态也可用RINT指令读取。 OVF标志—指示ISD录、放操作已到达存储器的末尾。 EOM标志只在放音中检测到内部的EOM标志时，此状态位置1。 行地址时钟(RAC): 漏极开路输出。每个RAC周期表示ISD存储器的操作进行了一 行（ISD4000系列中的存储器共600至2400行）。该信号175ms保持 高电平，低电平为25ms。快进模式下，RAC的218.75us是高电平 31.25us为低电平。该端用于存储管理技术。 200ms 25 ms 外部时钟(XCLK): 本端内部有下拉元件，芯片内部的采样时钟出厂前已调校，误 差在±1%内。商业级的芯片在整个温度和电压范围内，其频率变化在±2.25%内。工业级芯片在整个温度和电压范围内，频率变化在-6/+4%内，建议使用稳压电源。若要求更高精度，可从本端输入外部时钟(如前表所列）。由于内部的防混淆及平滑滤波器已设定，故上述推荐的时钟频率不应改变。输入时钟的占空比无关紧要，因内部首先进行了分频。在不外接时钟时，此端必须接地。 自动静噪(AMACP): 当录音信号电平下降到内部设定的某一阈值以下时，自动静噪 功能使信号衰减，这样有助于减小无信号（静音）时的噪声。通常， 本端对地接1uF的电容，构成内部信号电平峰值检测电路的一部分。 检出的峰值电平与内部设定的阈值作比较，决定自动静噪功能的翻转 点。大信号时，自动静噪电路不衰减，静音时衰减6dB。1uF的电容也 影响自动静噪电路对信号幅度的响应速度。本端接VCCA则禁止自动静 噪。 四、SPI（串行外部接口） ISD4002、4003、4004工作于SPI串行接口。SPI协议是一个同步串行数据传输协议，协议假定微控制器的SPI移位寄存器在SCLK的下降沿动作，因此对ISD4000系列而言，在时钟上升沿锁存MOSI引脚数据，在下降沿将数据送至MISO引脚。协议具体内容如下： 所有串行数据传输开始于SS下降沿。 SS在传输期间必须保持为低电平，两条指令之间则保持为高电平。 数据在时钟上升沿移入，在下降沿移出。 S