sr锁存器和电平触发的触发器.pptVIP

第10讲 SR锁存器和电平触发的触发器 再看由或非门组成的 SR 锁存器 (1) 同步SR触发器的电路结构与工作原理 1 2 3 4 5 6 7 14 13 12 11 10 9 8 1D 2D 允许 3D 4D NC VCC 1Q 2Q 3Q 4Q NC GND 允许 74LS77 (4位锁存器) 这一类的 D 锁存器，有集成组件的产品，如74LS77(4位锁存器)、74LS75(4位双稳态锁存器) 等等。 即C1,2 即C3,4 * 存储电路是时序电路的重要组成部分。存储电路由存储器件组成，而能存储 1 位二值信号的器件称为触发器，也叫存储单元电路。 在数字电路中，绝大部分存储单元是双稳态电路。 双稳态电路的两个重要特性： （1）具有两个稳定的工作状态，可分别表示“0”和“1”，在无外加信号作用时电路状态长期稳定不变； （2）在外加信号激励下，可使电路由一种稳定状态转换到另一种稳定状态，以后即使激励信号消失，稳定状态仍能保持下去。 可见，双稳态电路既能记忆信息，还能改写信息，具备存储电路应有的特点。 直接由激励信号控制电路状态，不需要时钟信号。 其状态由时钟信号到来时的激励信号决定。 常用 存储单元 锁存器 触发器 Set Reset Q Set Reset Clock Q 锁存器工作波形 触发器工作波形 ？ a b Q 反馈 反馈 两个输出端 复位输入端 置位输入端 使Q端为 0 使Q端为 1 SR 锁存器可以由与非门构成,亦可以由或非门构成,首先分析与非门构成的SR锁存器: 正是由于引入反馈，才使电路具有记忆功能 ! 5.2 SR锁存器（Set-Reset Latch）. (1) 设Q的初始状态为 1 (2) 设Q的初始状态为 0 0 1 1 0 0 1 Q Q a b Q Q a b 0 1 1 0 1 1 0 1 (1) 输入 = 0， = 1 时 ： 结论：当 ＝0、 ＝1时，不管Q端的初始状态是什么，最终必为 0！ 0 1 0 0 0 1 1 0 Q n ：输入信号到来前SR锁存器的状态， 即原态 ； Q n + 1 ：输入信号到来后SR锁存器的状态 ， 即次态 。 Q n Q n + 1 Q Q a b 0 1 称为“复位” ! (1) 设Q的初始状态为 0 (2) 设Q的初始状态为 1 1 0 0 1 1 1 1 0 Q Q a b Q Q a b 1 0 0 1 1 0 (2) 输入 = 1， = 0 时 ： 结论：当 ＝1、 ＝0时，不管Q端的初始状态是什么，最终必为 1！ Q n 表示SR锁存器的原态 ； Q n + 1 表示SR锁存器的次态 。 0 1 0 0 Q n Q n + 1 0 1 1 0 称为“复位” ! 1 0 0 1 1 0 1 1 称为“置位” ! (1) 设Q的初始状态为 0 (2) 设Q的初始状态为 1 0 0 1 1 Q Q a b 0 1 0 1 0 1 Q Q a b 0 1 1 1 1 1 (3) 输入 = 1， = 1 时 ： 结论：当 ＝1、 ＝1时，不管Q的初