第三章可编程逻辑器件新.ppt

PLD分类： 四种PLD结构的比较： MAX7000系列的结构特点 3.3 CPLD的结构与工作原理 3.3 CPLD的结构与工作原理 全局时钟信号：该模块能实现最快的时钟到输出性能，此时全局时钟输入直接连到每一个寄存器的CLK端。 全局时钟信号并由高电平有效的时钟信号使能：该模式提供每个触发器的时钟使能信号，由于仍使用全局时钟，输出较快。 用乘积项实现一个阵列时钟：在这种模式下，触发器由来自隐埋的宏单元或I/O 引脚的信号进行种控，其速度较慢。 3.3 CPLD的结构与工作原理 * * FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device 3.1 概 述 图3-1 基本PLD器件的原理结构图 3.1.1 可编程逻辑器件的发展历程 70年代 80年代 90年代 PROM 和PLA 器件 改进的 PLA 器件 GAL器件 FPGA器件 EPLD 器件 CPLD器件 内嵌复杂 功能模块 的SoPC 3.1.2 可编程逻辑器件的分类 图3-2 按集成度(PLD)分类 按集成度分 1、低密度可编程逻辑器件 （LDPLD） PROM PAL PLA GAL 第一代PLD，由“与阵列”和“或阵列”组成 20世纪70年代中期推出的，一次性编程器件 70年代末期推出的，多种输出，一次编程 80年代初推出，可重复编程，可加密 2、高密度可编程逻辑器件 （HDPLD） CPLD FPGA EPLD 可檫除的可编程逻辑器件，80年代中期 复杂的可编程逻辑器件，90年代初 现场可编程门阵列，1985年Xilinx推出 按结构分 乘积项结构器件 查找表结构器件 按互连结构分 确定型 统计型 除FPGA外的PLD器件，相同的互连线，固定的时延 FPGA，布线模式相同，时延不定 按编程工艺分 非易失一次性编程， PROM，PAL和Actel的FPGA 紫外线檫除/电可编程器件 电檫写编程器件，GAL，ispLSI 器件使用 熔丝（Fuse）或反熔丝（Antifuse） EPROM EEPROM SRAM 静态存储器编程器件，易失器件，断电丢失信息 按可编程特性分 一次编程 重复编程 PROM，PAL 和熔丝型的FPGA 上千次 EPROM EEPROM SRAM 无限次 几十次 与门 A F C B 或门 A F C B + A B C F + B A C F F= ABC F=A+B+C 2-3-1 电路符号表示 3-2 简单PLD原理 固定连接 编程连接 不连接 连接 缓冲器 1 A B C A B C 表达式为：B=A ， C=A 例题1 F= ABD 例题2 X X X X A B B A F F=AABB=0 B A B A F . X X A C F B D D=AB A B C D E F G X X X X X X X X E=AABBCC=0 F=E=0 G=1 例题3 3.2.2 PROM 图3-10 PROM的逻辑阵列结构 逻辑函数表示： 3.2.2 PROM 图3-11 PROM表达的PLD图阵列 图3-12 用PROM完成半加器逻辑阵列 3.2.3 PLA 图3-13 PLA逻辑阵列示意图 3.2.3 PLA 图3-14 PLA与 PROM的比较 3.2.4 PAL 图3-15PAL结构： 图3-16 PAL的常用表示： 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 3.2.5 GAL “与—或阵列”是PLD器件中最基本的结构。 可组态 固定 可编程 GAL 固定 固定 可编程 PAL 固定 可编程 可编程 PLA 固定 可编程 固定 PROM 输出电路 或阵列 与阵列 器件名 注 PAL只能编程一次 GAL可以再次编程 PAL和GAL的异同 PAL和GAL的基本门阵列结构相同 PAL和GAL的输出结构不同 概述 MAX7000系列是高密度、高性能的CMOS EPLD，采用了先进的CMOS EEPROM技术制造的 分类：MAX7000，MAX7000E， MAX7000S， MAX7000A 结构 ●逻辑阵列块（LAB） ●宏单元（MACROCELL） ●扩展乘积项（共享和并联） ●可编程连线阵列（PIA） ●I/O控制块 MAX7000结构 主要由LAB以及它们