chap4 存储体系－3.pptVIP

教学过程 4.1 存储体系概述 4.2 主存储器 4.3 主存储器与CPU的连接 4.4 高速存储器 4.5 高速缓冲存储器Cache 4.6 虚拟存储器 4.7 外存储器 4.8 存储保护 本章小结 作业 4.5 高速缓冲存储器Cache 一、Cache的基本原理 二、主存与Cache的地址映射方式 三、替换算法 四、Cache的多层次设计 五、Pentium Ⅱ的Cache 一、Cache的基本原理 1、Cache的特点 2、Cache的工作原理 3、Cache的命中率 1、Cache的特点 Cache是指位于CPU和主存之间的一个高速小容量的存储器，一般由SRAM构成。 Cache功能：用于弥补CPU和主存之间的速度差异，提高CPU访问主存的平均速度。 设置Cache的理论基础，是程序访问的局部性原理。 Cache的内容是主存部分内容的副本，Cache的功能均由硬件实现，对程序员是透明的。 2、Cache的工作原理 Cache的速度比主存快5~10倍。 Cache的原理图 图7.2 cache的基本结构 Cache的读写操作 CPU在读写存储器时，Cache控制逻辑首先要依据地址来判断这个字是否在Cache中，若在Cache中，则称为“命中”；若不在，则称为“不命中”。 针对命中/不命中、读/写操作，Cache的处理是不同的： 读命中：立即从Cache读出送给CPU； 读不命中：通常有两种解决方法： A）将主存中该字所在的数据块复制到Cache中，然后再把这个字传送给CPU； B）把此字从主存读出送到CPU，同时，把包含这个字的数据块从主存中读出送到Cache中。 Cache的读操作策略 ⑴贯穿读出法 （2）旁路读出法 在此方式中，CPU发出读请求时，不是单通道地穿过Cache，而是向Cache和内存同时发出请求。由于Cache速度更快，如果命中，则Cache在将数据传送给CPU的同时，还来得及中断CPU对内存的请求；若未命中，则Cache不做任何动作，由CPU直接访问内存。 它的优点是没有时间延迟，缺点是每次CPU对内存的访问都存在，这样，就占用了一部分总线时间。 Cache的读写操作 写不命中：直接将该字写入主存中，且不再调入Cache； 写命中：通常也有两种方法进行处理： 写贯穿方法：同时对Cache和主存进行写操作； 写回：只写Cache，仅当此Cache块被替换时，才将该块写入主存。 （1）写回法：暂时只向cache写入，并用标志加以表明，直到经过修改的字块被从cache中替换出来时才一次写入主存，称为标志交换方式，操作速度快，存在不一致性的隐患； （2）全写法：又叫写直达法或通过式写，每次写入cache时也同时写入主存，当CPU写Cache未命中时，只能直接写入内存。使cache与主存保持一致，实现简单，但可能增加多次不必要的向主存写操作，降低了系统的写速度并占用了总线时间。 （3）写一次法 此方法是基于写回法和全写法的写策略：写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入内存。这是第一次写命中时，CPU要在总线上启动一个存储写周期，其他cache监听到此内存字块地址及写信号后，即可拷贝该字块或及时作废，以便维护cache与内存的内容的一致性。奔腾CPU的片内数据cache就采用了写一次法。 3、Cache的命中率 命中率指CPU访问主存数据时，命中Cache的次数，占全部访问次数的比率；失效率就指不命中Cache的次数，占全部访问次数的比率。命中率h取决于程序的行为、Cache的容量、组织方式、块大小。 在一个程序执行期间，设Nc表示Cache完成存取的总次数，Nm表示主存完成存取的总次数，则命中率： 例：设Cache存取周期为20ns、RAM存取周期为100ns，CPU执行某一段程序过程中，访问Cache的次数为3800次，访问内存的次数为200次，求Cache/内存系级的效率和平均访问时间。 解： Cache的容量问题 一般说来，cache的存储容量比主存的容量小得多，但不能太小，太小会使命中率太低；也没有必要过大，过大不仅会增加成本，而且当容量超过一定值后，命中率随容量的增加将不会有明显地增长。 但随着芯片价格的下降，cache的容量还是会不断增大，已由过去的几十K发展到几百K字节，甚至达到几M字节。 参见教材P234 二、主存与Cache的地址映射方式 讨论的问题：如何根据主存地址，判断Cache有无命中并变换为Cache的地址，以便执行读写。有三种地址映射方式： 1、直接映射 2、全相联映射 3、块组相联映射 讨论前提：Cache的数据块称为行，主存的数据块称为块，行与块是等长的；主存容量为2m块，