※ Quartu+modelsim初学教程.docxVIP

导读：本教程仅供初学者参考。通过一个简单的例子来介绍Quartus和modelsim的使用。例子如下：开发板上有10个LED灯，点亮4个并依次向左移动，形成流水灯。新建工程1、点击File中的New Project Wizard选项，如下图。2、新建工程对话框上图中，①指定所新建工程的存放路径，②是工程名，③是该工程中的顶层模块名（顶层模块就是端口与FPGA中的引脚相关联的那个模块，相当于C语言中的main入口函数），这个名字比较重要，若填错会直接导致后面的编译错误。默认情况下③和②名字是相同的。填写完后点击Next，进入添加文件对话框。3、添加文件对话框若已事先写好了RTL级代码，可以通过下面这个对话框添加相应文件。若没有则跳过。4、选择FPGA开发板型号如果你现在还没有FPGA开发板，只是想先了解、熟悉Quartus开发环境，那你可以直接点击Next跳过这一步骤。如果你已经拥有一个FPGA开发板，想亲手点亮上面的LED灯，那你应该好好填写这一对话框。方框①中的各参数是筛选条件，方框②列出筛选结果。①中各参数可以参看你的开发板手册或产品说明书，依次选择完器件系列、封装类型、引脚数目和速度等级即可选择出你的开发板。本人开发板为EP3C16F484C6，选中后点击Next。5、选择EDA工具下面这个对话框是选择本次设计中要用的各种EDA工具，如果初次接触或者没有什么特别偏好默认即可，将会使用Quartus自带工具。点击Next就到最后一个对话框了。6、新建工程结束上图列出了该工程的各种设置选项，如果检查无误则点击Finish即完成了一个工程的创建。设计输入——根据个人偏好选择适合自己的代码编辑器。选择其它编辑器，如UltraEdit编写好代码后保存为.V文件并将其添加进工程即可。如上图，在工程浏览器的Files图标上右击选择Add/Remove Files in Project选项，弹出添加/移除文件对话框，将编辑好的RTL代码文件添加进去即可。直接在Quartus里编写代码选择File中的New选项，弹出新建对话框如下：新建对话框里有好多种文件类型，因为我们是用Verilog语言写代码，因此选择Verilog HDL File，点击OK即新建了一个.V文件。接着输入设计代码，注意别忘了保存文件。本例代码输入如下：编译点击下图红框中的三角形对该工程进行编译。若编译出错，根据错误提示修正后重新编译。编译成功后尽量减少Warning数目，尤其是Critical Warning。PS：关于Quartus的Error及Warning对于比较简单的语法错误，只要认真地查看错误提示是很容易发现问题并改正的。若某些问题实在理解不了，不知错误在哪，那可以进一步查看错误说明。如下图，选中理解不了的错误，右击再选择Help项即可打开本地网页文件，此网页是该错误更详细的说明，这样绝大部分问题都能理解并解决。希望大家遇到错误和警告不要急着找度娘、谷歌，更不要敷衍了之，而应多参看相关的Help页面，将其读懂才能有所提高。仿真(modelsim)将目标文件下载到开发板之前进行仿真是很有必要的，仿真可以验证设计的功能是否达标，若出现了问题也能通过查看波形更好的解决。使用modelsim仿真的传统流程网上有很多相关教程，个人感觉操作比较烦琐。下面介绍使用modelsim中的脚本文件进行仿真的方法。该方法不用新建工程，只需在modelsim的Transcript窗口敲击命令即可，省去了大量烦琐的鼠标操作，尤其是在调试一个工程时，可节省大量时间。写测试文件testbench.v写测试模块跟写marquee.v是差不多的，这里就不介绍测试模块的具体细节了。本例测试模块代码如下图所示：注意：有些设计的信号变化间隔是比较大的，如本例的led信号是每隔0.5s变化一次，0.5s相对于仿真时间间隔来说实在太大了，因此仿真之前先更改分频always块的分频系数，最好是写两条语句（分别使用不同的分频系数），一条用于仿真、一条用于实际运行，使用’//’屏蔽其中一条，如下图所示：2、新建一个sim.do文件，输入以下命令并保存大家可能还看不懂上面各条语句都是什么意思，下面简单介绍下：、以上只是这些用到的脚本的简单说明，上面这些命令还有好多其它参数及用法，如果对这些命令比较感兴趣，可以参看modelsim中help里面的pdf文件，如下图所示：3、开始仿真所有文件都准备好了，下面可以开始仿真了。注意各文件的保存位置，marquee.v、testbench.v、sim.do文件均保存在同一目录下。启动modelsim，首先得将modelsim的工作路径转移到上述三个文件所在目录中，假设上述三个文件在F:\daehgib\Quartus\Test中，那在modelsim的Transcri