《数字逻辑电路第3章组合电路.pptVIP

3．2．3 译码器 5、数字显示译码器 （1）数码显示管 显示器件： 常用的是七段显示器件 a b c d e f g 共阴极 共阳极 3．2．3 译码器 5、数字显示译码器 （2）段译码原理和七段显示译码驱动器 CT7448七段译码器 输出高电平 CT7447七段译码器 输出低电平 共阴 共阳 共阳 共阴 5、数字显示译码器 （2）段译码原理和七段显示译码驱动器 灭零入 灯测试 消隐入/ 灭零出 3．2．3 译码器 5、数字显示译码器 （2）段译码原理和七段显示译码驱动器 CT7448 3．2 常用组合电路及其组件 3．2．4 数据选择器 四选一数据选择器框图 四选一数据选择器真值表 常用的数据选择器有四选一、双四选一、八选一和十六选一等多种类型。 1、双四选一数据选择器CT74153 双四选一数据选择器CT74153逻辑符号 双四选一数据选择器CT74153逻辑电路 3．2 常用组合电路及其组件 3．2．4 数据选择器 双四选一数据选择器CT74153逻辑符号 2、数据选择器的扩展 3、八选一数据选择器CT74151 用双四选一实现八选一数据选择器 数据选择器CT74151逻辑符号 3．2．6 数码比较器 1、比较器原理 一位比较器的组成原理 3．2．6 数码比较器 2、四位比较器CT74LS85 四位数字比较器逻辑符号 四位数字比较器CT7485真值表 3．2．6 数码比较器 2、四位比较器CT74LS85 3、数字比较器的扩展 3．2．7 奇偶产生／校验器 用途：检测数据传递中的错误。 原理：一组二进制数码之后加一位奇偶校验码，接受方通过对奇偶校验码的检测，进行查错 。 产生奇偶校验码及有奇偶检验能力的电路称为奇偶产生／校验电路。 方法： 中规模集成奇偶发生／校验器CT74180 3．2．7 奇偶产生／校验器 1.发送端：CT74180作为奇校验码产生器，它的输出端O 给出待传输的八位信息码的奇校验码，共有九位传输信息码。 2.接收端：CT74180作为奇校验器， 若八位数据信息码中有偶数个1，由于奇校验码发生器的PO =1、PE=0，所以O端一定发出1信号。 用CT74180构成的奇校验系统 3.3 中规模集成器件实现组合逻辑电路 数据选择器、译码器、全加器等集成模块电路+必要的门电路 3.3.1 用数据选择器实现组合逻辑电路 采用数据选择器可以很方便地实现单个输出函数的逻辑电路。 1、输入变量个数不大于数据选择器地址输入端的个数 例1：用八选一数据选择器实现逻辑函数： 解： 令A2=A、A1=B、A0=C；D0=D1=D3=D7=0，D2=D4=D5=D6=1 2、输入变量个数大于数据选择器地址输入端的个数 方法1：用两个或更多的数据选择器扩展实现 。 方法2：用降维图法实现 。 例3-6 用八选一数据选择器CT74LS151实现函数 解：由四变量降维成三变量 3.3.1 用数据选择器实现组合逻辑电路 解：用16选1数据选择器将函数降维实现 。 例3-7 用八选一数据选择器实现函数 根据16选1的数据输入 D0=D2=D3=D10=D14=1， D1=D5=D8=D9=D11=D12=0，D4=D6=D13=D15=E, D7= 用两个8选1实现，电路图如下： 用十六选一数据选择器CD4067实现 D0=D2=D3=D10=D14=1， D1=D5=D8=D9=D11=D12=0， D4=D6=D13=D15=E, D7= 2、输入变量个数大于数据选择器选择输入端的个数 方法2：用降维图法实现 。 解2：用一个8 选1数据选择器将函数降维实现 。 函数降维后8 选1的数据输入为 D0=D5= ， D1=1 D2= ，D3= ， D4= 0 ，D6= ，D7= 根据函数降维后8 选1的数据输入为 D0=D5= ， D1=1 D2= ，D3= ， D4= 0 ，D6= ，D7= 电路图如下： 改变函数降维变量，则另一种降维形式8 选1的数据输入为 D0=1, D1=D4=D6=C, D2=D7=E, D3=C ，D5=0 ，电路图如下： 3．3 中规模组件实现组合逻辑电路 3．3. 2 多个输出函数电路（Y1=?；Y2=?； ? ） 实现多个输出函数的逻辑运算采用译码器较为