集成电路版图设计基础第2章：基本IC单元版图设计探究.ppt

school of phye basics of ic layout design 集成电路版图设计基础 basics of IC layout design instructor: Wang xiaolei e-mail: wangxiaolei@hfut.edu.cn 第二章 基本IC单元版图设计 基本IC单元版图 电阻 电容 电感 二极管 CMOS版图 双极晶体管 器件尺寸设计：SPICE - SPICE: Simulation Program for ICs Emphasis 利用SPICE去确定器件尺寸。 基本IC单元版图设计 – CMOS layout mathematical model schematic SPECS SPICE device size 器件尺寸设计：大尺寸器件的设计 - 对于FET工作而言，有氧化层绝缘是好的，也是必需的，但它引入的 电容却是不好的。 - 对于细长的晶体管，不仅存在电容，细长的栅还会引入电阻。 “细长的晶体管存在问题。” - 我们将理想化的晶体管连接在栅电阻的末端，栅电容则连接在栅极和 衬底之间。 基本IC单元版图设计 – CMOS layout S D G on off on off input signal of G input signal of A A 器件尺寸设计：大尺寸器件的设计 - 寄生栅电阻可减慢寄生电容的充放电速度,即存在一个RC时间常数。 - 晶体管的长度，即沟道长度，决定了晶体管开关的速度，因此，栅的 长度是不允许改变的,同时，也必须维持相同的有效栅宽。 - 由于栅长和有效栅宽是不能改变的，也即栅面积，栅寄生电容不能改 变，所以只有改变寄生电阻来改变RC时间常数，寄生电阻的改变可以 通过并联n个1/n宽的晶体管来使得寄生电阻减少为原来的(1/n)2。 - 版图要尽量使用源漏区共用技术. 基本IC单元版图设计 – CMOS layout S D G I III II IV big size MOS split into four parts simple mode * * 电阻材料： 常用的电阻材料是多晶硅。 较厚的多晶硅薄层有较低的电阻值（有较多的空间让电流流过，传导电流的能力较强），较薄的多晶硅薄层有较大的电阻值。 其他因素，如材料的类型、长度、宽度等也将改变电阻值。 对于一个给定的集成电路工艺，可以认为薄膜厚度是常数，它是我们不能改变的参数之一。对于一个给定的材料，我们能够改变的只有长度和宽度。 基本IC单元版图设计 – 电阻 W L H(厚度) I=电流 方块/薄层电阻： 每方欧姆是IC中电阻的基本单位。 每方欧姆数值也被称为材料的薄层电阻。材料可以是poly，也可以是金属，或者任何其他采用的材料。 可以根据任意矩形计算方数。 “方数=L/W”方数并不一定是整数，可以含有小数，如4.28方。 例如，设材料是“80x10”大小（任何可能单位），则80/10=8方。 基本IC单元版图设计 – 电阻 1 2 3 4 5 6 7 8 80 10 电流 方块/薄层电阻： - 设计/工艺/规则手册： 薄层电阻（率）ρ - 对于薄层电阻，同一种材料层，不同制造商的数值会有所不同，其中 一个可能的原因是厚度的不同。 - 用“四探针测试”法探测每方欧姆数值（R=V/I）。 - ic中典型的电阻值： poly栅： 2~3欧姆/方 metal层： 20~100m欧姆/方 diffusion： 2~200欧姆/方 - 工艺中的任何材料都可以做电阻。 常用的材料有poly和diffusion。 常用电阻器阻值范围： 10~50 欧姆 100~2k 欧姆