汽车电工电子技术基础罗富坤第9章组合逻辑电路课件教学.pptVIP

1、由触发器构成N进制计数器 由触发器组成的N进制计数器的一般分析方法是：对于同步计数器，由于计数脉冲同时接到每个触发器的时钟输入端，因而触发器的状态是否翻转只需由其驱动方程判断。而异步计数器中各触发器的触发脉冲不尽相同，所以触发器的状态是否翻转除了考虑其驱动方程外，还必须考虑其时钟输入端的触发脉冲是否出现。 例：分析图示计数器为几进制计数器。 列状态表的过程如下：首先假设计数器的初始状态，如000，并依此根据驱动方程确定J、K的值，然后根据J、K的值确定在CP计数脉冲触发下各触发器的状态。在第1个CP计数脉冲触发下各触发器的状态为001，按照上述步骤反复判断，直到第5个CP计数脉冲时计数器的状态又回到初始状态000。即每来5个计数脉冲计数器状态重复一次，所以该计数器为五进制计数器。 4位集成同步二进制加法计数器74LS161 ①Cr=0时异步清零。 ②Cr=1、LD=0时同步置数。 ③Cr=LD=1且CP=P=1时，按4位自然二进制码同步计数。 ④Cr=LD=1且CPT·CPP=0时，计数器状态保持不变。 用集成计数器构成N进制计数器的方法：利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。 用74LS161构成十二进制计数器 将状态1100 反馈到清零端 归零 将状态1011 反馈到清零端 归零 用异步归零构成十二进制计数器，存在一个极短暂的过渡状态1100。十二进制计数器从状态0000开始计数，计到状态1011时，再来一个CP计数脉冲，电路应该立即归零。然而用异步归零法所得到的十二进制计数器，不是立即归零，而是先转换到状态1100，借助1100的译码使电路归零，随后变为初始状态0000。 高位片计数到3（0011）时，低位片所计数为16×3=48，之后低位片继续计数到12（1100），与非门输出0，将两片计数器同时清零。 16×16=256 用74LS161构成256进制和60进制计数器 用74LS161构成8421码60进制和24进制计数器 5 练习 A B Si Ci 1.分析下面电路的逻辑功能 2. 用与非门设计一个三变量的判偶电路。 3. 用与非门设计一个四变量的多数表决电路。其中A为主裁判，同意时占两分，其他裁判同意时占1分，只要得3分就通过。 9.5.2 计数器 9.5.3 寄存器 9.5.1 触发器 根据上述触发器的特征可知，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为基本的RS触发器、时钟控制的RS触发器、JK触发器、 D触发器、T和T′触发器；按照触发方式的不同，又可分为电位触发器和边沿触发器。 9.5.1 触发器 触发器是最简单、最基本的时序逻辑电路，常用的时序逻辑电路寄存器、计数器等，通常都是由各类触发器构成的。 ? 触发器有两个稳定的状态：“0”状态和“1’状态； ? 不同的输入情况下，它可以被置成0状态或1状态； ? 当输入信号消失后，所置成的状态能够保持不变。 由两个与非门构成的基本RS触发器。 9.5.1.1 RS触发器 1. 基本RS触发器 一对具有互非关系的输出端，其中Q 的状态称为触发器的状态。 一对输入端子均为低电或有效。 1 2 Q Q SD RD 基本RS触发器的工作原理 ①当RD=0、SD=1时：Qn+1=0，置0功能； SD端称为置“1”端，只要它为低电平，输出即为“1”。 RD端称为清“0”端，只要它为低电平，输出即为“0”。 1 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 不定 0 0 1 不定 0 0 0 Qn+1 SD RD Qn ②当RD=1、SD=0时：Qn+1=1，置1功能； ③当RD=1、SD=1时：Qn+1不变，保持； ④当RD=0、SD=0时：Qn+1不定，禁止态。 基本RS触发器的次态真值表 特征方程： Qn+1 = SD + RD ? Qn 约束条件： SD + RD = 1 基本RS触发器的波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图。 置0 置1 置1 禁止 保持 置1 置1 Q 保持不定 Q 2. 同步RS触发器 CP＝1时，触发器输出状态由R和S及Qn决定。 CP＝0时，RD=SD悬空为1，无论输入何态，触发器均保持原态不变。 钟控RS触发器功能真值表 主要特点 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对