JTAG测试介绍.ppt

JTAG测试 JTAG测试的两大优点： 1、方便芯片的故障定位,迅速准确地测试两个芯片管脚的连接是否可靠,提高测试检验效率。 2、具有J TAG接口的芯片,内置一些预先定义好的功能模式,通过边界扫描通道来使芯片处于某个特定的功能模式,以提高系统控制的灵活性和方便系统设计。 边界扫描 边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器（Boundary-Scan Register Cell）。 边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。 JTAG测试原理 　边界扫描测试是通过边界扫描单元以及一些附 加的测试控制逻辑实现的。 　当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。 　　在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。 每个I/ O 管脚都有一个BSC ,每个BSC 有两个数据通道:一个是测试数据通道,测试数据输入TDI ( test data input ) 、测试数据输出TDO (test data output) ;另一个是正常数据通道,正常数据输入NDI ( normal data input ) 、正常数据出NDO　(normal data output) 。如图1 所示。 　在正常工作状态,输入和输出数据可以自由通过每个BSC ,正常工作数据从NDI 进,从NDO 出。在测试状态,可以选择数据流动的通道:对于输入的IC管脚,可以选择从NDI 或从TDI 输入数据;对于输出的IC 管脚,可以选择从BSC 输出数据至NDO ,也可以选择从BSC输出数据至TDO。 另外，芯片输入输出管脚上的边界扫描寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可以方便的观察和控制处在调试状态下的芯片。 　JTAG电路结构 JTAG控制器的电路结构如图3 所示。 J TAG控制器主要由三个部分组成: 测试端口( TAP ,test access port) 控制器 　指令寄存器(包括指令译码器) 　数据寄存器 JTAG电路结构 (1) TAP 控制器是边界扫描测试核心控制器。TAP 有以下5个控制信号: 　TCK: TCK 为TAP 的操作提供了一个独立的、基本的时钟信号，TAP 的所有操作都是通过这个时钟信号来驱动的。TCK 在IEEE 1149.1 标准里是强制要求的。 　TMS : TMS 信号用来控制TAP 状态机的转换。通过TMS 信号，可以控制TAP 在不同的状态间相互转换。TMS 信号在TCK 的上升沿有效。TMS 在IEEE 1149.1 标准里是强制要求的 。 　TDI : TDI 是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI 接口一位一位串行输入的（由TCK 驱动）。TDI 在IEEE 1149.1 标准里是强制要求的。 　TDO 是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO 接口一位一位串行输出的（由TCK 驱动）。TDO 在IEEE 1149.1 标准里是强制要求的。 　TRST: TRST可以用来对TAP Controller 进行复位（初始化）。不过这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。因为通过TMS 也可以对TAP 进行复位（初始化）。 (2) 指令寄存器： 　　若执行数据寄存器边界扫描测试,则指令寄存器负责提供地址和控制信号去选择某个特定的数据寄存器;也可以通过指令寄存器执行边界扫描测试,这时,TAP 输出的SEL ECT 信号选择指令寄存器的输出去驱动TDO。 (3) 数据寄存器：边界扫描链属于数据寄存器中很重要一种。规定,必须具有的两个数据寄存器是边界扫描寄存器(boundary scan register) 、旁通(bypass) 寄存器。其它的寄存器是任选的。由指令寄存器选择某个特定的数据寄存器作为边界扫描测试寄存器,当一个扫描路径选定后,其它的路径处于高阻态。 　　边界扫描寄存器是由围绕IC 管脚的一系列的BSC 组成的,正是由它来实现测试管脚信号的输入、输出; 　　旁通寄存器只由一个扫描寄存器位组成,当选择了旁通寄存器, TDI 和TDO 之间只有一位寄存器,实际上没有执行边界扫描测试。 　 旁通寄存器的作用是为了缩短扫