FPGA.ppt

第6章 FPGA实验系统 6.1 实验系统简介 6.2 使用说明 6.3 实验步骤 6.1 试验系统简介 6.1 试验系统简介 6.1 试验系统简介 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.2 使用说明 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 6.3 实验步骤 七、设计实现 设计实现（Implement）主要分为三个步骤：翻译逻辑网表（Translate）、映射到器件单元（Map）、布局布线PlaceRoute） 八、生成下载文件及目标板配置 处理子窗口中双击Generate Programming File，生成可编程文件。 双击Configure Target Device，进行目标板配置。 在用户区看到两个可配置芯片，分别为平台flash 与FPGA xc3s500e。 * * 一、FPGA开发板 二、资源框图 一、输入时钟 使用50MHz的晶振作为系统的工作时钟。 二、拨码开关 8个拨码开关（SW0~SW7）可作为FPGA的输入设备。 拨码开关位于下方时为低电平，位于上方时为高电平。 三、按键 4个按键（SW0~SW3）可作为FPGA的输入设备。 按键未按下时，对应输入为高电平；将按键按下后，将产生低电平。 四、LED LED作为FPGA的输出显示。 当LED与FPGA连接的管脚输出高电平时，LED灯灭；当管脚输出低电平时，LED灯亮。 五、四位7段数码管 数码管为四位共阴极数码管，每一位由7 个发光LED 组成，7 个发光LED 的阴极连接在一起，阳极分别连接至FPGA 相应引脚。 SEG_SEL1、SEG_SEL2、SEG_SEL3 和SEG_SEL4 为四位7段数码管的位选择端。当其值为“1”时，相应的7 段数码管被选通。 五、四位7段数码管 当输入到7 段数码管SEG_A~ SEG_G 和SEG_DP 管脚的数据为高电平时，该管脚对应的段变亮， 当输入到7 段数码管SEG_A~ SEG_G 和SEG_DP 管脚的数据为低电平时，该管脚对应的段变灭。 六、VGA接口 使用11 个FPGA 引脚用来控制VGA接口的三基色色输入信号，行同步信号与场同步信号。 六、VGA接口 11 个FPGA 引脚分配。 七、RS232串口 一个RS232 接口，采用MAX3232 作为电平转换芯片。 RS232 接口引脚分配。 八、PS2接口 PS/2 接口可以用来连接PS/2 键盘和鼠标。 PS/2 接口的时钟线和数据线与FPGA管脚相连，通过FPGA 对外部鼠标或键盘进行控制以及数据收发。 PS/2 设备使用11位字与主设备进行通信，包括1 位起始位，1 为停止位，1 位奇偶校验位和8 位数据位。 PS/2 键盘接口允许双向通信（主设备能够点亮键盘上的状态灯）。 一、启动软件 启动xilinx ISE 软件，可以看到主界面有工程导向窗口，处理窗口，信息窗口以及用户区四部分所构成。 二、创建工程 主菜单下选择File-New Project 启动工程建立向导。 选择目标器件。 创建新源文件。此步略过。 添加源文件。 结束设置。 三、设计输入 主菜单下选择File-New Project 启动工程建立向导。 四、仿真设计 主菜单工具栏Project-New Source，在弹出的New Source Wizard 对话框内选择Test Bench Wabeform。 选择仿真关联的源文件，而后点击Next，窗口给出了波形文件的相关属性。点击Finish 完成波形仿真文件的建立。 仿真波形文件时钟设置 设置输入信号波形。 波形仿真。在工程向导窗口 Sources for 复选框下拉菜单选择Behavioralsimulation。而后在工程下选定*.tbw 文件。 在处理子窗口Xilinx ISE Simulator 下选定Simulate Behavior Model，双击即开始进行波形仿真。 五、设计综合 综合，就是将HDL语言设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元组成的逻辑连接（网表）。 在处理子窗口，鼠标双击Synthesis-XST，小圆圈开始转动，即对设计开始综合。 六、引脚分配 工