北邮体系结构实验三,四,五.docVIP

班级：2012211302 学号：2012211144 姓名：袁凯琦 实验三 DLX处理器程序设计 2 一． 实验类别 2 二．实验目的 2 三．实验学时 2 四．实验设备环境 2 五．实验原理 2 六．实验内容和要求 2 七．实验步骤 2 八．实验体会 7 实验四 代码优化 7 一．实验类别 7 二．实验目的 7 三．实验学时 7 四．实验设备环境 7 五．实验原理 7 六．教学要点与学习难点 7 七．实验内容和要求 7 八．实验步骤 7 九．你解决的困难和解决方法+实习体会 12 实验五 循环展开（选作） 12 一．实验类别 12 二．实验目的 12 三．实验学时 12 四．实验设备环境 12 五．实验原理 12 六．教学要点与学习难点 12 七．实验内容和要求 12 八．实验步骤： 13 十．你解决的困难和解决方法 25 十一．你没有解决的困难（如有）以及你做过的努力 26 实验三 DLX处理器程序设计 实验类别：综合型 二．实验目的：学习使用DLX汇编语言编程，进一步分析相关现象 三．实验学时：4 四．实验设备环境：DLX汇编语言环境 五．实验原理：掌握向量运算算法和编程方法。 六．实验内容和要求： 自编一段汇编代码，完成两双精度浮点一维向量的加法（或乘除法）运算，并输出结果。向量长度=16。观察程序中出现的数据/控制/结构相关 七．实验步骤： 1.熟悉DLX汇编语言。 （1）汇编器处理汇编文件时，数据位于内存中data指针所指向的空间，指令位于text指针所指向的空间。 （2）Trap 0是通知WINDLX模拟器程序结束，Trap 5是输出格式化到标准输出 2.编写两双精度浮点一维向量的加法运算程序。 代码清单如下： .data V1: .double 1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20 ;向量V1，长度为20 V2: .double 1.1, 2.2, 3.3, 4.4, 5.5, 6.6, 7.7, 8.8, 9.9, 10, 11.9, 12.8, 13.7, 14.6, 15.5, 16.4, 17.3, 18.2,19.1,20 ;向量V2，长度为20 a: .asciiz result = c: .asciiz %f .align 2 d: .word c ;保存c的变量结构: dizhi： .space 8 ;相加的结果必须保存在dizhi中，才能正确显示 .text .global main main: addi r1,r0,a sw dizhi,r1 ;存储字，保存a的首地址 addi r14,r0,dizhi trap 5 ;输出字符串result = addi r10,r0,0 ;r10 = 0 addi r8,r0,20 ;r8 = 20,即向量的长度 loop: ld f2,V1(r10) ld f4,V2(r10) addd f2,f2,f4 ;将V1，V2的相应项依次相加，保存在f4 sd dizhi,f2 ;存储双精度浮点数f4 addi r14,r0,d trap 5 ;输出结果 addi r10,r10,8 ;取V1,V2下一项 subi r8,r8,1 ;循环次数减一 bnez r8,loop ;假如r8!=0,则返回到loop trap 0 ;结束 运行完毕之后出现： 运行结果如下： 实验观察与分析 观察程序中出现的数据/控制/结构相关 本次实验执行过程共出现RAW数据相关183次，控制相关19次，trap66次，共有stall 268次。具体如下： RAW相关 T-stall 控制相关 ?考察增加浮点运算部件对性能的影响。 比较浮点运算部件分别为1和4时， 接下来查看Statistis进行比较，如下图  由以上两图可得，本实验增加浮点运算部件对流水线性能没有影响。 增加FORWARD部件对性能的影响。 从上面的数据我们可以看出增加forwardi部件后： 时钟周期由456减少至373个，RAW由原来占总时钟周期的40.13%减少至26.81%； RAW个数由原来的183减少至100； 增加fo